Мажоритарный элемент

 

Изобретение относится к области импульсной техники и дискретной автоматики и может быть использовано для построения устройств переработки дискретной информации. Цель изобретения - расширение функциональных возможностей за счет реализации пороговой функции "5 и более из 9". Расширение функциональных возможностей обеспечивается использованием 16-канальных коммутаторов, выходы которых соединены с входами элемента И, а входы скоммутированы с выходами четырехвходовых элементов И, ИЛИ и двух пороговых элементов "3 и более из 4" и "2 и более из 4", входы которых объединены. На входы указанных элементов и адресные входы коммутаторов подаются управляющие и информационные входные сигналы. 2 з.п. ф-лы, 3 ил., 1 табл.

СОЮЗ СОВЕТСКИХ.

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 Н 03 К 19/23

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4261580/24-21 (22) 15.06.87 (46) 07.08.89. Бюл. N - 29 (72) В.Ш. Арутюнян и А.К. Аракелян (53) 681,325.65(088,8) (56) Абугов 10,0., Диденко К.И. и др.

Микроэлектронные устройства программного и логического управления. — N.:

Машиностроение, 1979, с. 41, рис.

21б °

Абугов 10.0,, Диденко В.И. и др.

Микроэлектронные устройства програм-, много и логического управления. — М.:

Машиностроение, 1979, с. 41, рис.21а.

Авторское свидетельство СССР

11- 1448406, кл. Н 03 К 19/23, 06.05.87 . (54) МАЖОРИТАРНЫ11 ЭЛЕМЕНТ (57) Изобретение относится к области импульсной техники и дискретной авi

Изобретение относится к автомати- . ке и вычислительной технике и может быть использовано для построения различных устройств переработки дискретной информации, Целью изобретения является расширение функциональных возможностей за счет реализации пороговой функции

"5 и более из 9".

На фиг. 1 представлена структурная схема мажоритарного элемента; на фиг. 2 — структурная схема порогового элемента "3 или более из 4"; на фиг. 3 — структурная схема порогового элемента "2 или более из 4".

Мажоритарный элемент содержит первый 1 и второй 2 коммутаторы, логический элемент И 3, инвертор 4, пер„„ЕИ„„14 94 7

2 томатики и может быть использовано для построения устройств переработки дискретной информации, Цель изобретения — расширение функциональных возможностей за счет реализации пороговой функции "5 и более из 9". Расширение функциональных воэможностей обеспечивается использованием 16-канальных коммутаторов, выходы которых соединены с входами элемента И, а входы скоммутированы с выходами четырехвходовых элементов И, ИЛИ и двух пороговых элементов "3 или более из

4" и 2" или более из 4", входы которых объединены. На входы указанных элементов и адресные входы коммутаторов подаются управляющие и информационные входыне сигналы. 2.3.п.ф-лы, 3 ил., 1 табл, вый 5 и второй 6 элементы ИЛИ и по- @ роговый элемент 7, первый 8, второй юв, 9 и третий 10 входы аргументов мажоритарного элемента соединены соответ— ственно с первым, вторым и третьим адресными входами коммутаторов 1

Об и 2, выходы которых соединены с входами которых соединены.с входами первого элемента ИЛИ 5, выход которого является выходом 11 мажоритарного элемента, инверсный вход стробирования первого коммутатора t соединен с входом 12 четвертого аргумента мажоритарного элемента и входом инвертора 4, выход которого соединен с инверсным входом стробирования второго коммутатора 2, пятый

13, шестой 14 и седьмой 15 входы ар1499487

3 гумента мажоритарного элемента соединены с первыми, вторыми и третьими входами элемента И 3, порогового элемента 7 и второго элемента ИЛИ б, первый информационный вход первого коммутатора 1 соединен с шиной 16 нулевого логического. сигнала, выход элемента И 3 соединен с вторым,, третьим и пятым информационными входами первого коммутатора 1 и первым информационным входом второго коммутатора 2, выход порогового элемента

7 соединен с четвертым, шес тьм и седьмым информационными входами первого коммутатора 1 и вторым, третьим и пятым информационными входами второго коммутатора 2, пороговый элемент 7 выполнен реализующим функцию

"З.или более из 4", а дополнительный пороговый элемент 17 реализует функцию "2 или более из 4", первый, второй и третий входы этого элемента соединены соответственно с первым, вторым и третьим входами порогового элемента 7, четвертый вход которого является восьмым входом 18 аргумента мажоритарного элемента и соединен с четвертыми входами элемента И 3, второго элемента ИЛИ 6 и дополнительного порогового элемента 17, выход элемента И 3 соединен также с девятым информационным входом первого коммутатора 1, выход порогового элемента 7 соединен с десятым, одиннадцатым и тринадцатым информационными входами первого коммутатора 1 и девятым информационным входом второго коммутатора 2, выход дополнительного порогового элемента 17 соединен с восьмым, двенадцатым, четырнадцатым и пятнадцатым информационными входами первого коммутатора

1 и че"..вертым, шестым, седьмым, десятым, одиннадцатым и тринадцатым информационными входами второго коммутатора 2, а выход второго элемен, та ИЛИ 6 соединен с шестнадцатым информационным входом первого коммутатора 1 и восьмым, двенадцатым, четырнадцатым и пятнадцатым информационными входами второго коммутатора 2, шестнадцатый информационный и четвертый адресный входы которого соединены соответственно с шиной 19 единичного логического сигнала и девятым входом 20 аргумента мажоритарного элемента, который соединен с четвертым адресным входом первого коммутатора 1, 4

Пороговый элемент "3 или более из 4" (фиг, 2) содержит мультиплексор 21 "1 из 8" с тремя адресными входами, соединенными с пятым 13, шестым 14 и седьмым 15 входами аргументов устройства, и выходом 22, Его первый, второй, третий и пятый информационные входы соединены с шиной

16 логического нуля устройства, четвертый, шестой и седьмой информационные входы — с восьмым входом 18 аргумента,.а восьмой информационный вход— с шиной 19 логической единицы.

Пороговый элемент "2 или более 4" (фиг, 3) содержит мультиплексор 23 из 8" с тремя адресными входами, соединенными с пятым 13, шестым 14" и седьмым 15 входами аргументов устройства, и выходом 24. Его первый информационный вход соединен с шиной 16 логического нуля, второй, третий и пятый информационные входы — с восьмым входом 18 аргумента, 25 а четвертый, шестой, седьмой и восьмой информационные входы — с шиной.

19 логической единицы.

Мажоритарный элемен" работает следующим образом.

30 Для реализации мажоритарной функции "5 или более из 9" к шинам 8-10, 20, 12-15, 18 подаются входные переменные (аргументы) Х,-Х . При этом на выходе 11 мажоритарного элемента реализуется логическая пороговая функция "5 или более из 9".

Пороговый элемент "3 или более из

4" работает следующим образом (фиг.2), При поступлении к шинам аргумен40 . тов переменных Х -Х он на выходе 22 реализует логическую функцию

Е = Х Х Х + Х Х Х + Х Х7Х у +

+ХХХ, соответствующую пороговой функции

"3 или более из 4". Это подтверждается его таблицей истинности (таблица).

Пороговый элемент "2 или более из

50 4" работает следуощнм образом (фиг.3) .

При поступлении к шинам аргументов переменных Х -Х он на выходе 24 реВ ализует логическую функцию

Г = Х Х ь + Х Х7 + ХсХц + Х Х +

55 + Х©Х + Х Х, соответствующую пороговой функции

"2 или более из 4". Об этом свидетельствует его таблица истинности (таблица).

99487

О О

0 О

О О

О. 1

О О

О 1

О 1

О О

О 1

0 1

1 1

0 1

1 1

1 1

1 1

О 0 О

О 0 1

О 1 О

О 1 1

1 О 0

1 О 1

1 1 О

1 1 1

О О 0

О 0 1

О 1 0

0 1 1

1 О 0

1 0 1

1 1 О

1 1 1

1 О

2 О

3 О

4 0

5 О

6 О

7 О

8 О

9 1

10 1

11 1

12 1

13 1

14 t

15 1

16 1

50

5 14

При помощи предлагаемого устройства (фиг, 1) можно также реализовать мажоритарные функции "4 или более из 7", "3 или более из 5" и "2 или более из 3". Они обеспечиваются путем подачи соответственно к двум, четырем или шестым из шин 2-5, 7 и 16-19 констант "1" или "О" (постоянных единичных или нулевых потенциалов) взамен переменных Х (по соответ ствующим таблицам истинности).

Таким образом, обеспечивается расширение его функциональных возможностей и расширение области его применения.

Номер 13 14 15 18

Формула изобретения

1. Мажоритарный элемент, содержащий первый и второй коммутаторы, логический элемент И, инвертор, пер« вый и второй элементы ИЛИ и пороговый элемент, первый, второй и третий входы аргументов мажоритарного элемента соединены соответственно с первым, вторым и третьим адресными входами коммутаторов, выходы которых соединены с входами первого элемента ИЛИ, выход которого является выходом мажоритарного элемента, инверсный вход стробирования первого коммутатора соединен с входом четвертого аргумента мажоритарного элемента и входом инвертора, выход которого соединен с инверсным входом стробирования второго коммутатора, пятый, шестой и седьмой входы аргумента мажоритарного элемента соединены с первыми, l0 15

30 вторыми, и третьими входами элемента И, порогового элемента и второго элемента ИЛИ, первый информационный вход первого коммутатора соединен с шиной нулевого логического сигнала, выход элемента И соединен с вторым, третьим и пятым информационными входами первого коммутатора и первым информационным входом второго коммутатора, выход порогового элемента соединен с четвертым, шестым и седьмым информационными входами первого коммутатора и вторым, третьим и пятым информационными входами второго коммутатора, отличающийся тем, что, с целью расширения функциональных возможностей за счет реализации пороговой функции "5 и более из 9", первый и второй коммутаторы выполнены шестнадцатиканальными, пороговый элемент выполнен реализующим функцию "3 или более из 4" и дополнительно введен дополнительный лороговый элемент, реализующий функцию "2 или более из 4" первый, второй и третий входы которого соединены соответственно с первым, вторым и третьим входами порогового элемента, четвертый вход которого является восьмым входом аргумента мажоритарного элемента и соединен с четвертыми входами элемента И, второго элемента

ИЛИ и дополнительного порогового элемента, выход элемента И соединен с девятым информационным входом первого коммутатора, выход порогового элемента соединен с десятым, одиннадцатым и тринадцатым информационными

Ъ входами первого коммутатора, и девятым информаЦионными входом второго коммутатора, выход дополнительного порогового элемента соединен с восьмым, двенадцатым, четырнадцатым и пятнадцатым информационными входами первого коммутатора и четвертым, шестым, седьмым, десятым, одиннадцатым и тринадцатым информационными входами второго коммутатора, а выход второго элемента ИЛИ соединен с шестнадцатым информационным входом первого коммутатора и восьмым, двенадцатым, четырнадцатым и пятнадцатым информационными входами второго коммутатора, шестнадцатый информационный и четвертый адресный входы которого соединены соответственно с шиной единичного логического сигнала и девятым входом аргумента мажоритарного элемента, \

1499487

3. Элемент по и. 2, о т л и ч аю шийся тем, что пороговый элемент "2 или более иэ 4" выполнен

rafts)

9(4)

15(AH

Жф) (М

14(АЯ

15(ф

1J(Jp

14Фт

15/Я

1К(П)

0(Ху) Со ставит ель О. Скв о рцов

Техред И.Дидык Корректор М, Иакснмишинец

Редактор И. Шулла.

Тираж 884

Закаэ 4707/55

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент", r. Ужгород, ул. Гагарина, 101 который соединен с четвертым адресным входом первого коммутатора.

2. Элемент по и. 1, о т л и ч аю шийся тем, что пороговый элеll II

5 мент 3 или более иэ 4 выполнен на коммутаторе восемь каналов на один, адресные входы которого соединены соответственно с пятым, шестым и седьмым входами аргументов мажоритар- 1п ного элемента, первый, второй, третий и пятый информационные входы соединены с шиной логического нуля, четвертый, шестой и седьмой информационные входы соединены с восьмым входом аргумента мажоритарного элемента, а восьмой информационный вход соединен с шиной логической единицы. на коммутаторе восемь каналов на один, адресные входы которого соединены соответственно с пятым, шестым и седьмым входами аргумечтов мажоритарного элемента, первый информационный вход соединен с шиной логического нуля, второй, третий и пятый информационные входы соединены с восьмым входом аргумента мажоритарного элемента, а четвертый, шестой, седьмой и восьмой информационные входы соединены с шиной логической единицы,