Устройство для определения корреляционной функции

 

Изобретение относится к специализированным средствам вычислительной техники и предназначено для нахождения оценок корреляционной функции случайных процессов. Целью изобретения является повышение быстродействия вычислителения корреляционной функции и упрощение устройства. Устройство содержит управляемый усилитель 1, усилитель 2, коммутатор 3, аналого-цифровой преобразователь (АЦП) 4, цифроаналоговый преобразователь (ЦАП) 5, сумматор 6, регистр 7, блок 8 памяти, блок 9 управления. Суть изобретения заключается в том, что информационный вход ЦАП 5 связан с выходом АЦП 4, а выход управляет усилителем первого процесса сигналом, пропорциональным задержанному сигналу с выхода усилителя второго процесса. Это позволяет исключить аппаратное умножение ординат первого и второго процессов. Полученный сигнал, пропорциональный произведению указанных величин, преобразуется АЦП и подается через сумматор на блок памяти, на выходе которого после усреднения получается оценка корреляционной функции. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОНЕТСНИК.

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

1086 А1

f.19) (11) (51) 4 G 06 F 15/336 с !

ГОСУДАРСТВЕННЫЙ КОМИТЕТ.

ПО ИЗОБРЕТЕНИЯМ И ОТНРЬГГИЯМ

ПРИ ГКНТ СССР (21) 4372510/24-24 (22) 15.12,87 (46) 15.08.89. Бюл. Х - 30 (71) Калининградское высшее инженерное морское училище (72) В,В.Киенский, А,Е,Прядеев и Ю.А,Резниченко (53) 681.3(088.8) (56) Авторское свидетельство СССР

N- 1251107, кл. G 06 F 15/336, 1985. (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ КОРРЕЛЯЦИОННОЙ ФУНКЦИИ (57) Изобретение относится к специализированным средствам вычислительной техники и предназначено для нахождения оценок корреляционной функции случаиных процессов. Целью изобретения является повышение быстродействия вычисления корреляционной функции и упрощение устройства. Уст2 ройство содержит управляемый усилитель 1 усилитель 2, коммутатор 3, аналого — цифровой преоб разователь (AUII) 4, цифроаналоговый преобразователь (ЦАП) 5, сумматор 6, регистр 7, блок 8 памяти, блок 9 управления, Суть изобретения заключается в том, что информационный вход ЦАП 5 связан с выходом АЦП 4, а выход управляет усилителем первого процесса сигналом, пропорциональным задержанному сигналу с выхода усилителя второго процесса. Это позволяет исключить аппаратное умножение ординат первого и второго процессов, Полученный сигнал, пропорциональный произведению указанных величин, преобразуется АЦП и подается через сумматор на блок памяти, на выходе которого после усреднения получается оценка корреляционной функции. 1 з.п. ф-лы, 2 ил, 3 1501086

Изобретение относится к специализированным средствам вычислительной техники и предназначено для нахождения оценок корреляционной функции случайных llpolteññîâ, например, с использованием датчиков, преобразующих физические величины в электрический сигнал.

Цель изобретения — повышение бы- !О стродействия и упрощение устройства.

На фиг. 1 представлена структурная схема устройства; на фиг. 2 структурная схема блока синхронизации. !5

Устройство содержит управляемый .усилитель 1, усилитель 2, коммутатор

3, аналого-цифровой преобразователь (АЦП) 4, цифроаналоговый преобразователь (ЦАП) 5,сумматор б, регистр 20

7, блок 8 памяти, блок 9 управления, первый 1О и второй !1 входы, информационный выход 12, выход 13 номера ординаты и выход 14 окончания вычисления ординаты, 25

Блок 9 управления (фиг. 2) образуют генератор 15 тактовых импульсов, триггер 16, элементы И 17 и 18, элемент ИПИ 19, элементы И 20-22, элемент И 23, элемент ИЛИ 24, элемент 30

И 25, элемент ИЛИ 26, генератор 27 одиночного импульса, триггер 28, счетчик 29, элемент ИЛИ вЂ” НЕ 30, элемент HE 31, триггер 32, элемент И 33, счетчики 34 и 35, элемент И 36, второй элемент HE 37, элемент И 38, триггер 39, а также восьмой 40, девятый 41, четвертый 42, третий 43, пятый 44, первый 45, седьмой 46, второй 47, шестой 48, десятый 49 и 40 одиннадцатый 50 .выходы.

Устройство работает следующим образом, На первый 10 и второй 11 входы коррелятора поступают сигналы соответственно X(t) и Y(t). В начале цикла определения корреляционной функции коммутатор 3 подключает усилитель

2 на вход АЦП 4, число М разрядов которого зависит.от требований к точности измерения. Рассмотрим случай с использованием восьмиразрядного АЦП с поразрядным преобразованием, При появлении сигнала "Пуск АЦП" на вы55 ходе 47 блока синхронизации АЦП за

8 тактов выполняет операцию преобразования сигнала Y(t) в цифровую форму. Зтот код с выхода АПП поступает на информационный вход ПА!! 5 и по сигналу Строб ЦАП" на выходе 4! блока 9 управления заносится в IIAII. После преобразования усилитель 1 управляется напряжением с выхода 11АП 5, пропорциональным сигналу усилителя

2, задержанным на время !1, задаваемое блоком синхронизации.

После переключения коммутатора 3 по- сигналу на выходе 46 блока 9 сиг— нал с усилителя 1 первого процесса

Ф

) пропорциональный произведению X(t) У(+!1 ), поступает на вход АЦП 4 и после преобразования в цифровую форму поступает на вход сумматора 6.

Поскольку на инверсный управляющий вход регистра 7 с выхода 49 блока

9 поступает сигнал низкого уровня

"Сброс регистра", то на вход сумма— тора б поступает нулевой код и код на выходе сумматора равен коду АЦП

4. Наличие сигналов разрешения записи "Запись" и "Выбор микросхемы" соответственно на выходах 42 и 44 блока 9 управления обеспечивает запись этого кода в ячейку блока 8 памяти по адресу, установленному на выходе 48 блока управления, после чего значение адреса увеличивается на единицу. АЦП 4 осуществляет следующий цикл преобразования, и в следу- . ющую ячейку блока 8 памяти записывается код, пропорциональный величине X(t) У(с+2АЙ ), т.е. вторая точка корреляционной функции, После запи-. си значений N точек в блок 8 памяти цикл измерения корреляционной функции повторяется, но при этом по сигналам разрешения считывания на выходах 43 и 44 блока управления код, хранящийся в ячейке памяти, по текущему адресу поступает на вход регистра 7 и заносится в него по сигналу

"Строб регистра" на выходе 45 блока управления, далее он поступает на вход сумматора 6 и в каждую. ячейку записывается сумма текущего значения и значения на предыдущем цикле изме-. рения i-й точки корреляционной функции.

Таким образом, происходит накапливание К значений ординат корреляционной функции с целью получения усредненного значения в соответствии с формулой

М

R (Ь<.)= — X(t) v(t+ih ). к

1501086 6

Для ввода значений точек корреляционной функции на последнем цикле измерения смена адреса сопровождается сигналом на одиннадцатом выходе 50 блока 9 управления и, соответственно, на выходе 14 устройства.

Блок 9 управления (фиг. 2) работает следующим образом.

Генератор 27 одиночного импульса устанавливает в нулевое состояние первый 29, второй 34 и третий 35 счетчики и D-триггеры 16, 28 и 39. Третий триггер 32 устанавливается в единичное состояние. Первый элемент

НЕ 31 предназначен для формирования сигнала сброса счетчиков. На инверсном выходе первого элемента ИЛИ-НЕ

30 появляется единичный сигнал иПуск

АЦП", который поступает на выход 47 блока синхронизации.

Первый импульс с генератора 15 тактовых импульсов переводит первый триггер 16 в единичное состояние, разрешая прохождение тактовых импуль. сов через первый элемент И 17 и первый элемент ИЛИ 19 на вход первого счетчика 29 с коэффициентом пересчета, равным одиннадцати, Таким образом осуществляется задержка на один такт, необходимая для переключения коммутатора 3 коррелятора. Сигнал "Запуск АЦП" на выходе 47 блока управления длитСя два такта. По заднему, фронту сигнала "Пуск АЦП" запускается АЦП 4 коррелятора. В течение тактов 3-8 действуют сигналы "Чтение"

4 на выходе второго элемента ИЛИ 24 и "Выбор микросхемы" на выходе третьего элемента ИЛИ 26, которые с выхода 43 и выхода 44 блока управления поступают на входы разрешения записи блока 8 памяти. Однако запись содержимого ячейки памяти в регистр 7 не будет осуществляться до тех пор, пока на выходе 49 блока синхронизации имеется сигнал низкого уровня, т.е ° четвертый триггер 39 находHTcH в нулевом состоянии.

В течение тактов 3-10 происходит аналого-цифровое преобразование АЦП

4, на вход которого коммутатор 3 подает сигнал усилителя 2 второго процесса (сигнал управления коммутатора на выходе 46 блока синхронизации равен нулю). Полученный на выходе АЦП

4 код э.аносится в ЦАП 5 по сигналу

"Строб ЦАП", который формируется на одиннадцатом тактовом импульсе тре-.

TbHM элементом И 20 и четвертым элементом И 21. Сигнал с выхода первого элемента И 23 после одиннадцатого тактового импульса устанавливает второй триггер 28 в единичное состояние, что обеспечивает прохождение тактовых импульсов на вход первого счетчика 29 без задержки через второй элемент И 18 и первый элемент ИЛИ 19, а также появление единичного сигнала . переключения коммутатора 3. Таким образом, на вход АЦЧ 4 подключается усилитель 1, управляемый с выхода

ЦАП 5 сигналом, пропорциональным ординате второго процесса, задержанным на требуемое время 4Ф, Следующий тактовый импульс сбрасывает выходы первого счетчика 29, что приводит к появлению импульса "IIycx

АЦП" на инверсном выходе первого элемента ИЛИ-HE 30 и установке третьего триггера 32 в нулевое состояние, разрешающее прохождение импульсов через седьмой элемент И 33 на вход второго счетчика 34.

Последующая серия тактовых импульсов обеспечивает аналого-цифровое греобразование сигнала усилителя 2 в описанном порядке, но вместо сигнала "Строб ЦАП" блок управления формирует на выходе пятого элемента И

22 сигнал "Запись", который разрешает запись в ячейку памяти 8 блока кода с выхода сумматора 6 в, соответствии с адресом, установленным на выходе 48 блока управления, На вход сумматора 6 по-прежнему не поступает информация с регистра 7, поскольку сигнал Сброс регистра" имеет нулевое значение.

После окончания записи в очередную ячейку блЬка 8 памяти содержимое второго счетчика 34 увеличивается на единицу, что соответствует установке адреса следующей ячейки блока

8 памяти. Такая последовательность работы повторяется до тех пор, пока второй счетчик 34 не заполнится полностью, Коэффициент пересчета этого счетчика равен числу ячеек блока 8 памяти, что соответствует числу точек вычисляемой корреляционной функции.

При переполнении второго счетчика

34 происходит установка второго триггера 28 в нулевое состояние,в результате чего подготавливается цикл вычисления вэаимокорреляционной функции

15u1 086 следующей реализации случайных про— цессов, поступающих на входы 10 и

11 коррелятора, Одновременно содержимое третьего счетчика 35 увеличи5 вается на единицу, а сигнал на выходе второго элемента HE 37 устанавливает четвертый триггер 39 в единичное состояние, что приводит к снятию сигнала низкого уровня "Сброс регистра" 111 с управляющего входа регистра 7. Следовательно, в каждой ячейке памяти накапливается сумма значений соответствующих точек корреляционной функции, поскольку на вход сумматора б поступает записанный в регистр 7 по сигналу "Строб регистра", формируемому на выходе шестого элемента И 25, код содержимого соответствующей ячейки памяти на (i-1)-м цикле измерения, 20 а на другой вход — текущий код с выхода АЦП 4.

Третий счетчик 35 служит для подсчета количества К усредняемых измерений корреляционной функции и име-. 25 ет соответствующий коэффициент пересчета. При заполнении этого счетчика на выходе восьмого элемента И Зб появляется сигнал, разрешающий прохождение через девятый элемент И 38 сиг- 311 нала "Строб выхода", который используется для стробирования выхода результатов работы устройства на выходах 12 и 13.

Формула изобретения

1. Устройство для определения корреляционной функции, содержащее аналого-цифровой преобразователь, коммутатор, регистр, сумматор, блок памяти и блок управления, причем вход разрешения записи и выход регистра соединены соответственно с первым выходом блока управления, с первым вхо- 4 дом сумматора, второй вход которого соединен с выходом аналого-цифрово-. го преобразователя,, вход запуска которого соединен с вторым выходом блока управления, выход сумматора соединен с информационным входом блока памяти, вход разрешения считывания, первый и второй входы разрешения записи и адресный вход которого соединены соответственно с третьего по

55 шестой выходами блока управления, выход блока памяти является информационным выходом устройства, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия и упрощения, устройство содержит цифроаналоговый преобразователь, усилитель и управляемый усилитель, причем информационный вход управляемого усилителя и вход усилителя являются соответственно первым и вторым информационными входами устройства, выходы управляемого усилителя и усилителя соединены соответственно с первым и вторым инфермационными входами коммутатора, выход и управляющий вход которого соединены соответственно с информационным входом аналого-цифрового преобразователя и седьмым выходом блока управления, восьмой, девятый и десятый выходы которого соединены соответственно с тактовым входом анаЛого-цифрового преобразователя, тактовым входом цифроаналогового преобразователя и входом сброса регистра, выход аналого-цифрового преобразователя соединен с информационным входом цифроаналогового преобразователя, выход которого соединен с входом задания коэффициента усиления управляемого усилителя, выход блока памяти соединен с информационным вхоpîì регистра, шестой и одиннадцатый выходы блока управления являются соответственно выходом номера ординаты и выходом окончания выЧисления ординаты устройства.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок управления содержит генератор тактовых импульсов, генератор одиночного импульса, восемь элементов И,три элемента ИЛИ, четыре триггера, два счетчика, два элемента НЕ, элемент

ИЛИ-НЕ, причем выход генератора тактовых импульсов соединен с тактовым входом первого триггера, первыми входами первого и второго элементов

И и является восьмым выходом блока, прямой выход первого триггера соединен с вторым входом первого элемента И, третий вход которого соединен с информационным входом первого триггера, первым входом третьего элемента. И и инверсным выходом второго триггера, прямой выход которого соединен с вторым входом второго элемента И, первым входом четвертого элемента И и является седьмым выходом блока, выход первого элемента И соединен с первым входом первого

I5nl элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом второго элемента И и счетным входом первого счетчика, первый раз5 рядный выход которого соединен с первыми входами элемента ИЛИ-IIF. и, пятого и шестого элементов И, второй разрядный выход первого счетчика соединен с вторыми входами шестого 10 элемента И и элемента ИЛИ-НЕ и первыми входами второго элемента ИЛИ и седьмого элемента И, второй вход второго элемента ИЛИ соединен с третьими входами шестого элемента И и 15 элемента PJIH-HF. и третьим разрядным выходом первого счетчика, четвертый разрядный выход которого соединен с вторым входом пятого элемента И, тактовым входом третьего триггера, 20 с вторым входом седьмого элемента И, первым входом восьмого элемента И и четвертым входом элемента ИЛИ-НЕ, выход которого является вторым выходом блока, выход пятого элемента И сое- 25 динен с вторыми входами третьего и четвертого элементов И, выходы которых являются соответственно девятым и четвертым выходами блока, инверсный выход седьмого элемента И соеди- 30 нен с входом установки в "I" второго триггера, тактовый вход которого соединен с выходом переполнения второго счетчика и счетным входом третьего счетчика, выход генератора одиночного импульса соединен с входами уста-новки в 0 1 первого и второго и четвертого триггеров, входом установки

086 In н "1" третьего триггера и через перВый элемент НЕ с входами установки B

"О" первого, второгo и третьего счетчиков, выход второго элемента ИЛИ соединен с первым входом третьего элемента ИЛИ и является третьим выходом блока, выход четвертого элемента И соединен с вторым входом третьего элемента ИЛИ и является четHpртым выходом блока, выходы третьего элемента ИЛИ и шестого элемента

И являются соответственно пятым и первым выходами блока, информационные входы второго, третьего и четвертого триггеров соединены с шиной нулевого потенциала, инверсный выход третьего триггера соединен с BTopbltl входом восьмого элемента И, выход которого соединен с первым входом девятого элемента И и счетным входом второго счетчика, выход которого является шестым выходом блока, первый разрядный выход третьего счетчика соединен через второй элемент НЕ с входом установки в ".1" четвертого триггера, выход которого является десятым выходом блока, разрядные выходы группы третьего счетчика соединены с соответствующими входами десятого элемента И, выход которого соединен с вторым входом девятого элемента И, выход которого является одиннадцатым выходом блока, выход переполнения третьего счетчика соединен с тактовым входом четвертого триггера, прямой выход которого является десятым выходом блока.

150! ОНЬ

Составитель B.Îðëîí

Редактор А.Огар Техред N.Коданиц . Корректор С.Шекмар

Заказ 4870/46 Тираж бб8 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101