Блок перемножителей функций

 

Изобретение относится к радиотехнике и может быть использовано в системах ФАПЧ для восстановления поднесущей (несущей) частоты при приеме сигналов с полностью и неполностью подавленной поднесущей (несущей) частотой , в частности, в интегральном стереодекодере для восстановления поднесущей частоты. Цель изобретения - увеличение динамического диапазона входного сигнала при снижении напряжения питания. Блок перемножителей функций содержит квадратор 1 и фазовый детектор 2. Для достижения цели в квадратор 1 введены диоды 13,14, а в фазовый детектор 2 введены транзисторы 23-29. В квадраторе 1 и фазовом детекторе 2 отсутствуют переменные напряжения удвоенной частоты входного сигнала, так как исключено преобразование ток-нап на выходе квадратора 1 (исключен резистор нагрузки квадратора), а выходное напряжение детектора 2 равно нулю. Это позволяет расширить диапазон входного сигнала, уменьшить минимальное напряжение источника питания. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) (sD 4 Н 04 Н 5/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

РЫаЯ

Фуу

Ьмс

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4212119/24-09 (22) 19.03.87 (46) 07,09,89, Бюл. )(33 (72) П.П,Полятыкин, В.В,Милехин и С.К.Кочанов (53) 621,396,62 (088.8) (56) Техническое описание И(Я

3,468,037,ЭЗ. (54) БЛОК ПЕРЕМНОЖИТЕЛЕЙ ФУНКЦИЙ (57) Изобретение относится к радиотехнике и может быть использовано в системах ФАПЧ для восстановления поднесущей (несущей) частоты при приеме сигналов с полностью и неполностью подавленной поднесущей (несущей) частотой, в частности в интегральном стереодекодере для восстановления поднесущей частоты, Цель изобрете2 . ния — увеличение динамического диапазона входного сигнала при снижении напряжения питания, Блок перемножителей функций содержит квадратор 1 и фазовый детектор 2, Для достижения цели в квадратор 1 введены диоды 13, 14, а в фазовый детектор 2 введены транзисторы 23-29. В квадраторе 1 и фазовом детекторе 2 отсутствуют переменные напряжения удвоенной частоты входного сигнала, т.к. исключено преобразование ток — напряжение на выходе квадратора 1 (исключен резистор нагрузки квадратора), а выходное

° напряжение детектора 2 равно нулю.

Это позволяет расширить диапазон входного сигнала, уменьшить минимальное напряжение источника питания.

1 ил.

3 1506563

Изобретение относится к радиотехнике и может быть использовано В системах фазовой автоподстройки частоты (ФАПЧ) для восстановления подне5 сущей (несущей) частоты при приеме сигналов с полностью и неполностью подавленной поднесущей (несущей) частотой, в частности в интегральном стереодекодере д1(я восстановления поднесущей частоты.

Цель изобретения — увеличение динамического диапазона входного сигнала при снижении напряжения питания, На чертеже представлена принципиальная электрическая схема блока перемножителей функций.

Блок перемножителей функций содержит квадратор 1 и фазовый детектор 2, при этом квадратор 1 содержит с пер- 20 вого по восьмой транзисторы 3 — 10, с первого по четвертый диоды 11-14, с первого по четвертый резисторы 15„18, первый и второй источники 19 и 20 тока, Фазовый детектор 2 содер- 25 жит с первого по девятый транзисторы

21-29, первый и второй резисторы 30 и 31.

Блок перемножителей функций работает следующим образом. 30

Входное напряжение U „ поступает на объединенные базы транзисторов 3, 4 и объединенные базы транзисторов 5 и 6 квадратора 1. Далее в квадраторе

1 известным образом это напряжение 35 преобразуется в выходные токи удвоенной частоты входного сигнала iz< (t) ах и минус i<) (t), т, е. в токи объеди2 ьх ненных коллекторов транзисторов 7, 9 и 8, 10 квадратора 1.

После этого указанные токи беэ преобразования в напряжение с помощью двух введенных диодов 13 и 14 в квадратор 1 в качестве нагрузок и двУх 45

1 транзисторов 25 и 26 в фазовом детекторе 2 в качестве источников тока преобразуются во входные токи фазоВОГО детектОра 12 (t) и минус вх

1я (t) сООтВетстВенно поступающие 50

22 вх на объединенные эмиттеры транзисторов

23 и 24 и объединенные эмиттеры транэисторов 21 и 22 фазового детектора 2.С учетом постоянной составляющей источников 19 и 20 тока квадратора 55

1 значение входных токов фазового детектора 2 составит: (I,/2+iz< (t)) и 11 /2-1 (t)) . Укаэанные значения

О 2 х входных токов фазового детектора 2 справедливы при выполнении условия равенства площадей анодов диодов 13 и 14 и эмиттерон транзисторов 25 и и 26 на кристалле (Отношение укаэанных площадей диодов 13, 14 и транзисторов 25, 26 на кристалле может отличаться от единицы, главное, чтобы оно было одинаковым для обеих пар диод-транзистор), Транзисторы-коммутаторы 21-24 фазового детектора 2 коммутируются опорным симметричным напряжением типа Меандр", поступающим на их базы.

Частота коммутации составляет

62,5 кГц и равна удвоенной поднесущей частоте — частоте синхронизации

ФАПЧ, Половину периода (Т/2) одна пара транзисторов 22 и 23 закрыта, другая пара 21 и 24 открытв, и наоборот, вторую половину периода открыты транзисторы 22 и 23, а транзисторы 21 и 4 закрыты, Следовательно, количество электричества Ц (, вытекающего иэ коллекторов транзисторов 21 и 23,за период коммутации составит .т(0 — Т- i < (t)dt+ — Т +

Io Io (гз 4 ) 2 вх

4 т

° I „ „(t)(|t (1) т)2

В свою очередь, количество элект" ричества, вытекающее из коллекторов

22, 24, эа период коммутации составит т(2

0 = — Т+ i (t)dt+ — TIo Г Io

ы 4 т о (t)dt, (2)

T (2.

Ток коллекторов транзисторов 22 и 24 является током транзистора 28, а прн равенстве площадей эмиттеров транзисторов 27 и 28 на кристалле равен току транзистора 27, Отличие равных токов коллекторов транзисторов

27 и 28 от тока коллекторов транзисторов 22 и 24 составит ток базы транзистора 29 (I gT ). При стандартном значении )=100 для транвисторов структуры и-р-и аналоговых интеграль ных микросхем ток базы составит. хол.т22,gy кол.T гг,zÔ

5Tzg Р P/2 5000 и этим отличием можно пренебречь.

Количество электричества, втекающее в коллектор транзистора 27 за период коммутации (Т), составляет:

0 ттрн QTzz. zg ° . (3) 130656 3

1 аэница количества электричества, нытекаюшего из коллектора транзисторов 21 и 23 и втекающегo н коллектор транзистора 27, состанит количество электричестна Q, выделяемого на резисторе 30 фазового детектора 2 (30 Q22, Z3 Qr Z7 (4)

Выразив i< (t) через напряжение в остатка поднесущей U e„äëÿ Uо„

=cos 2 f„ t, где fz — поднесущая частота, найдем (t)=K+K cos4 if„t, (5) где К вЂ” коэффициент пропорциональности, зависящий от сопротивления резисторов 15, 16 и 17, 18, включенных между эмиттерами транзисторон 4 и 5 и транзисторов 3 и 6 соответственно, а также от тока источников тока 19 и 20 (1 ) квадратора 1 и, подставив его в выражение (4), учтя при этом наличие фазового сдвига n/2, присущего системам ФАПЧ, между входным сигналом, в данном случае входным током фазового детектора 2 ФАПЧ (t) и опорным коммутирующим напвх ряжением, найдем т1г Т

Q < = -2 Kcos4

О. .11

Функции интегратора н данной схеме выполняет фильтр низких частот, подключаемый к выводу блока и к одному из полюсон источника питания, Q>0íå равно нулю при отклонении фазового сднига между входным током удноенной поднесущей и коммутирующим напряжением от значения /2 рад, Поянляющееся при этом постоянное напряжение, того или другого знака в занисимости от фазового сдвига, на резисторе 30 нагрузки фазового детектора 2 управляет частотой коммутирующего напряжения, подстраивая ее в кольце ФАПЧ к исходному значению фазового сдвига /2 радиан между входным и опорным сигналом фазового детектора 2, Таким образом, в квадраторе 1 и джазовом детекторе 2 блока перемножителей функций отсутствуют переменные напряжения удвоенной частоты входного сигнала, так как исключено преобразование ток-напряжение на выходе квадратора 1 (исключен резистор нагрузки квадратора), а выходное напряжение фазового детектора 2 равно нулю. Это позволяет расширить диапазон входного сигнала блока, уменьшить минимальное напряжение источника питания, Ф о р м у л а и з о б р е т е н и я

Блок перемножителей функций, содержащий последовательно соединенные

1О кнадратор и фазовый детектор, при этом квадратор содержит восемь транзисторов, два диода, четыре резистора и дна источника тока, объединенные базы первого и второго и объединен15 ные базы третьего и четвертого транзисторов являются сигнальным входом блока перемножителей функций, эмиттеры пятого и шестого и коллектор второго транзисторов соединены между собой, эмиттеры седьмого и восьмого транзисторов соединены с коллектором третьего транзистора, коллекторы пятого и седьмого транзисторов соединены, коллектор шестого транзистора соединен с коллектором восьмого транзистора, объединенные базы шестого и седьмого и коллектор четверого транзисторов соединены с катодом первого диода, анод которого

% соединен с анодом второго диода и является входом напряжения смещения квалратора, катод второго диода соединен с базами пятого и восьмого транзисторон и коллектором первого транзистора, эмиттеры второго и

35 третьего транзисторов соединены между собой через первый и второй резисторы, средняя точка которых через первый источник тока подключена к минусу источника питания, эмиттеры

Ю первого и четвертого транзисторов соединены между собой череэ третий и четвертый резисторы, средняя точка которых через второй источник тока подключена к минусу источника пи4 тания, а фазовый детектор содержит два транзистора и два резистора, отличающийся тем, что, с целью увеличения динамического диапазона входного сигнала при снижении

5р напряжения питания, в квадратор Ваедены третий и четвертый диоды, при этом катод третьего диода соединен с коллектором пятого транзистора и является первым выходом квадратора, коллектор четвертого диода соединен, с коллектором восьмого транзистора и является вторым выходом кнадратора, аноды третьего и четвертого диодов подключены к плюсу источника питания, 1506563

Составитель И,Перерушева

Редактор С,Патрушева Техред М.Ходанич Корректор . ароши

М. Illàîîøè

Подписное

Тираж 626

Заказ 5448/56

BHHHIIH Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.ужгород, ул. Гагарина, 101 а в фазовый детектор введены с третьего по девятый транзисторы, при этом объединенные базы первого и четвертого и объединенные базы второго и третьего транзисторов являются входом коммутирующеrc напряжения, эмиттеры третьего и четвертого транзисторов соединены с коллектором пятого транзистора, база которого соединена с катодом третьего диода квадратора и является первым входом фазового детектора, эмиттеры первого и второrî транзисторов соединены с коллектором шестого транзистора, база которого соединена с катодом четвертого диода квадратора и является вторым входом фазового детектора, коллекторы первого, третьего и седьмого транзисторов соединены с первым выводом первого резистора, второй вывод которого соединен с первым выводом второго резистора и является входом напряжения смещения фазового детектора, коллекторы второго и четвертого транзисторов соединены с базой девятого и коллектором восьмого транзисторов, база последнего соединена с базой седьмого и эмиттером девятого транзисторов, эмиттеры седьмого и восьмбго транзисторов соединены с минусом источника питания, а эциттеры пятого и шестого и коллектор девятого транзисторов соединены с плюсом источника питания,