Цифровой синтезатор частот

 

Изобретение относится к области радиотехники. Цель изобретения - расширение диапазона выходных частот. Цифровой синтезатор частот содержит опорный г-р 1, накапливающий сумматор 2, элемент задержки 3, ключ 4, два регистра 5, 8 кода частоты, сумматор 6 кодов, мультиплексор 7, удвоитель 9 кода. Для достижения цели введены два блока 10, 15 инверторов, три сумматора 11 - 14 кодов, удвоитель 13 кодов и мультиплексор 16. Цифровой синтезатор частот предназначен для синтеза из частоты F<SB POS="POST">O</SB> опорного г-ра 1 любой частоты с шагом сетки F<SB POS="POST">C</SB> в диапазоне от F<SB POS="POST">C</SB> до F<SB POS="POST">O</SB> - F<SB POS="POST">C</SB>. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 Н 03 В 1 9/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР

1 (61) 13634?6 (21) 4360885/24-09 (?2,1 07.01.88 (46) 30,10.89.Бюл„ 11 - 40 (71) Ленинградский электротехнический институт связи им. проф, M.А,Бонч-Бруевича (72) И„Н.Гуревич и Ю.A,,Hèêèòèí (53) 621.373.042 (088.8) (56) Авторское свидетельство ГГГР

1363436, кл. Н 03 В 19/00, 16.06.86. (54) ЦИФРОВОЙ ГИНТЕВАТОР ЧАГТОТ

S7) Изобретение относится к радиохнике. Цепь и обретения — расюиреÄÄSUÄÄ 15188 5 А 2

2 ние диапазона выходных частот. Цифровой синтезатор частот содержит опорный г-р 1, накапливающий сумматор 2, элемент 3 задержки, ключ 4, два реги стра 5 и 8 кода частоты, сумматор 6 кодов, мультиплексор 7, удвоитель 9 кода, Для достижения цели введены два блока 10 и 15 инверторов, три сумматора 11,12,14 кодов, удвоитель

13 кодов и мультиплексор 16. Цифровой синтезатор частот предназначен для синтеза из частоты f„îïîðíîãî

r-ра 1 любой частоты с шагом сетки

F в диапазоне от F, до f -F .

1 ил.

IS!8865

45 г = (аког,„В) + 1, где В =? — M.

1 1

Г а нС +

Изобретение относится к радиотехнике и может быть использовано в радиоприемных и радиопередающих устройств ах.

Цель изобретения — расширение диапазона выходных частот.

На чертеже представлена структурная электрическая схема предлагаемого цифрового синтезатора частот, I0

Цифровой синтезатор частот содержит опорный генератор 1, накапливающий сумматор (HC) 2, элемент 3 задержки, ключ 4, первый регистр 5 кода частоты, первый сумматор 6 кодов, первый мультиплексор 7, второй регистр 8 кода частоты, первый удвоитель 9 кода, первый блок 1О инверторов,второй сумматор 11 кодов, третий сумматор 12 кодов, второй удвоитель

13 кодов, четвертый сумматоо 14 кодов, второй блок 15 инверторов,второй мультиплексор 16.

Цифровой синтезатор частот работает следующим образом.

Цифровой синтезатор частот предназначен для синтеза иэ частоты опорного генератора 1 любой частоты с шагом сетки F, в диапазоне от F, до "„ - „-, HC 2 имеет разрядность

n = (Зов,"Tj + 1 и емкость 2, где

M = -- --. Такую же разрядность имеет

- с второй регистр 8, в который эаписываf fьы ется код А = ---- требуемой выходной 35 частоты (Гь„, ), а также первый, третий и четвертый сумматоры 6, 12, 14,первый мультиплексор 7 и второй блок 15 инверторов. 40

Разрядность (2 ) первого регистра

5, первого блока 10 инвертора и второго сумматора 11 определяется близостью числа М к емкости НС2

В случае когда f, „ - 0 5 f,, А 0,5 M и выходной код первого суми матора 6 C=2A+B 2, на выходе переноса первого сумматора 6 постоянно присутствует уровень "0", поступающий на второй вход управления перного мультиплексора 7 и «а вход упран55 ления второго мультиплексора 16„ B результате первый мультиплексор 7 коммутирует на свой выход либо код

А (при "О" своем первом входе управления с выхода элемента 3 задержки), либо код С, Пусть в исходном состоянии на выходе НС 2 "О", тогда импуль. сы с выхода опорного генератора 1 через ключ 4 проходят на тактовый вход

НС2 и каждый такт число Х; в НС2 увеличивается на величину А до тех пор, пока не произойдет переполнение НС2.

Сигнал .переполнения поступает на элемент 3 задержки, на первом выходе которого появляется "011, запирающий ключ 4. Одновременно на втором выходе элемента 3 задержки появляется

"1", коммутирующая на выход первого мультиплексора 7 код С с выхода первого сумматора 6, Следующий импульс с выхода опорного генератора 1 не поступает на тактовый вход НС2 и, следовательно, не изменяет число на выходе НС2. Этот импульс возвращает сигнал на первом выходе элемента 3 задержки в исходное состояние ("I" ), что открывает ключ 4 для следующего тактового импульса, который осуществляет суммирование числа Х, оставшегося в НС2 после его переполнения с числом С, и одновременно возвращает первый выход элемента 3 задержки в исходное состояние ("0").

Введение в следун4цем такте после переполнения в НС2 числа С=2А+В, вопервых, компенсирует отсутствие суммирования в предыдущем такте (за счет удвоения числа А в первом удвоителе 9), во-вторых, позволяет реализовать НС2 по произвольному модулю М, 3а счет добавления в выходе второго регистра 8 числа В коды НС2 изменяи ются от В до 2 . В то же время отсутствие одного импульса на входе НС2 позволяет осуществить за это время коммутацию входов в первом мультиплексоре 7 и, следовательно, увеличить частоту опорного генератора 1 до величины где и, — время задержки сигнала в

НС2; к — время задержки сигнала в ключе 4, На втором выходе элемента 3 задержки возникает последовательность импульсов заданной частоты, Второй мультиплексор 16 коммутирует эту последовательность на свой выход,являющийся выходом цифрового синтеза1518865

+1+А+1=А+В рового синтезатора частот.

Составитель Ч.- Ковалев

Редактор Т.Парфенова Техред М, Ходанич Корректор Л,Бескид

Заказ 6609/55 Тираж 884 Подписное

BHHHIIH Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина,101 тора частот„. л случае, когд» f Ä ; 0,5 f» A 7, 0,5 М и выходной код первого сумматора 6 С=2А+В 2", на его выходе переноса постоянно присутствует уровень "1"„ В результате первый мультиплексор 7 коммутирует на свой выход либо выходной код D третьего сумматора 12 (при "0" на его первом входе управления), либо выход- 1ð ной код С четвертого сумматора 14.

Код D должен быть дополнением кода А до величины M: D = M-А.Учитывая, и что М=2 -В операция вычитания заменяется суммиров знием с инверсным кодом с добавлением единиггы. Разряд— ность третьего сумматора 12 равна и, Получаем

Л = М-А = М + А + 1 = 2 + В

Для образования D = А + В + 2 введены первый и второй блоки 10 и 15 инверторов и введен второй сумматор

11, где к коду В добавляется код чис- 25 ла два. Код С образуется из кода D в соответствии с соотношением — 2D+ В 2 .

В случае, когда f „(0,5Го, сигналы на первом выходе элемента 3 30 задержки совпадают с сигналом на выходе переноса HC ? по модулю M и подаются на управляющий вход ключа 4.

На выходе ключа 4 образуется импульсный сигнал с частотой следования им35 пульсов, определяемый кодом А

А Fr. Этот сигнал поступает на первый вход второго мультиплексора 16 и передается на его выход, таМ как на управляющий вход второго мультиплек- 40 сора I Ü подлет<.я уровень "1п г выхода первого сумматора 6, Это пс звопя— ет увеличить максимальную выходную частоту и синтезировать любую частоту в диапазоне от F,. до г„-F .

Фор мул аизобретения

ЦиФровой синтезатор частот по авт,св. гг. 13634?6, о т л и ч а ю— шийся тем, что, с целью расширения диапазона выходных частот, между выходом пергзого регистра кода частоты и первым дополнительным входом первого мультиплексора введены последовательно соединенные первый блок инверторов, второй сумматор кодов, третий сумматор кодов, второй удвоитель кодов и четвертый сумматор кодов, а также введены второй мультиплексор и второй блок инвертора,вход и выход которого подключены соответственно к выходу второго регистра кода частоты и к второму входу третьего сумматора кодов, выход которого подключен к второму дополнительному входу первого мультиплексора, второй вход четвертого сумматора кодов соединен с выходом первого регистра кода частоты, первый и второй входы второго мультиплекбора подключены соответственно к выходу ключа и к выходу элемента задержки, управляющий вход второго мультиплексора и второй управляющий вход первого мультиплексора объединены и подключены к выходу переноса первого сумматора кодов, а второй вход второго сумматора кодов является входом кода числа два циф