Оперативное запоминающее устройство с самоконтролем

 

Изобретение относится к области автоматики и вычислительной техники. Цель изобретения состоит в повышении достоверности контроля. Устройство содержит четыре триггера, элемент ИЛИ-НЕ, два элемента НЕ, ключ, два элемента И, счетчик, два блока ключей, два элемента задержки, регистр, блок ОЗУ и блок кодирования и контроля. Устройство позволяет производить контроль ОЗУ контрольными кодами. Этот контроль осуществляется в два цикла. В первом цикле по каждому адресу ОЗУ происходит запись "1" по всем разрядам. Причем каждый раз после записи "1" по одному адресу производится считывание из ОЗУ по этому же адресу и сравнение с тем, что записывалось, и при несовпадении считанного с тем, что записывалось, вырабатывается сигнал ошибки. Во втором цикле производится запись и чтение "О" с последующим сравнением по тем же адресам. Кроме того, производится кодирование адресных и информационных кодов с последующим контролем их прохождения по соответствующим шинам и контролем хранимой информации. По окончании указанных проверок начинается работа по обслуживанию внешних абонентов по сигналам, которые они выставляют на общие шины. В этом случае каждый из абонентов, получив разрешение от ЭВМ, может произвести запись или считывание информации. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51)4 G 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

C е

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР (21) 4405321/24-24 (22} 06. 04 . 88 (46) 07.11.89. Бюл. У 41 (7 2) Н, Н. Фролов (53) 681.327.6(088.8) (56) Авторское свидетельство СССР

lent 1226533, кл, G 11 С 29/00, 1984.

Авторское свидетельство СССР и - 1140180, кл. G 11 С 29/00, 1983. ! (54) ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОИСТВО С CAMOKOHTPOJIEN (57) Изобретение относится к области автоматики и вычислительной техники.

Цель изобретения состоит в повышении достоверности контроля, Устройство содержит четыре триггера, элемент

ИЛИ-НЕ, два элемента НЕ, ключ, два элемента И, счетчик, два блока ключей, два элемента задержки, регистр, блок ОЗУ и блок кодирования и контроля ° Устройство позволяет производить контроль ОЗУ контрольными кодами. Этот контроль осуществляется в

Изобретение относится к вычислительной технике и может быть использовано для контроля оперативных запоминающих устройств в процессе их функциониров ания.

Цель изобретения — повышение достоверности контроля °

На фиг. 1 приведена функциональная схема оперативного запоминающего устройства с самоконтролем; на фиг, 2— функциональная схема блока памяти;

ÄÄSUÄÄ 1520599 А1

2 два цикла. В первом цикле по каждому адресу ОЗУ происходит запись "1" по всем разрядам. Причем каждый раз после записи "1" по одному адресу производится считывание из ОЗУ по этому же адресу и сравнение с тем, что saписывалось, и при несовпадении считанного с тем, что записывалось, вырабатывается сигнал ошибки. Во втором цикле производится запись и чтение "0" с последующим сравнением по тем же адресам. Кроме того, производится кодирование адресных и информационных кодов с последующим контролем их прохождения по соответствующим шинам и контролем хранимой информации. По окончании указанных проверок начинается работа по обслуживанию внешних абонентов по сигналам, которые они выставляют на общие шины, В этом случае каждый из абонентов, получив разрешение от ЭВХ, может произвести запись или считывание информации. 3 ил, на фиг. 3 — функциональная схема блока кодирования и контроля, Устройство содержит первый триг-. гер 1, элемент ИЛИ-НЕ 2,первый элемент

НЕ 3, второй триггер 4, ключ 5, первый элемент И 6, счетчик 7, первый блок ключей 8, третий триггер 9, четвертый триггер 10, элементы 11 и 12 задержки, регистр 13 второй блок 14 ключей, . блок 15 памяти, второй элемент И 16, второй элемент НЕ 17, блок 18 кодировавил и контроля, .первый у><равляк»ций вх< д 19, первый управляющий выход 20, второй управляющий вход 21, уиравпяю— щую шину "Запись-чтение" 22, третии управляющий вход 23, адресные шины 24, 5 информационные шины 25, ко трольный выход 26.

Блок 15 памяти содержит элементы

27-29 памяти, блоки 30 и 31 свертки по модулю два, первый элемент И 32, блок ключей 33 элемент ИЛИ 34, второй элемент И 35, первую контропьшую шину 36, вторую контрольную шину 37, контрольный выход 38.

Блок 18 кодирования и контроля содержит блоки 39 и 40 свертки по модулю два, схему 41 сравнения, блок

42 ключей, элементы И 43-47, элементы ИЛИ 48, элемент ИЛИ-НЕ 49, третью группу входов 50, контрольнь>й 51 и управляющий 52 входы.

Устройство работает следующим образом.

В исходном состоянии все элементы памяти устройства кроме триггера

4 находя:ся в нулевом состоянии (цепь начальной установки не показана). На выходе 20 присутствует единичный сигнал . На шинах 22, 24, 25, 36 и 37 имеется третье (разомкнутое) состояние. На остальных входах и выходах устройства действуют нулевые сигналы °

Предлагаемое устройство может работать в трех режимах. в режиме проверки блока 15 памяти, в режиме запи- 35 си информации и в режиме считывания информации по сигналам от внешних абонентов.

При появлении ошибок происходит проверка блока 15 памяти. В этом спу40 чае на управляющий вход 19 поступает сигнал в виде положительного импульса, который переключает триггер I в единичное состояние, Начинается ttep45 вый цикл проверки блока 15 памяти.

На выходе триггера 1 образуется единичный сигнал, который, воздействуя на вход установки в единицу регистра

13, устанавливает все его разряцы в единичное состояние. Кроме того, н

50 результате воздействия указанного сигнала на выходе элемента ИЛИ вЂ” III; 2 единичный сигнал сменяется на нулевой и на первый управпя><>щий вь>ход 20 у<:тройства коммутируется нулевой ttl ttttë. 55

Этот нулевой сигнал осуществляет заttpoc на >>азр< >пение использования блока 1 "> <>амяти. Одновременно ltv!><— вой .:ttãtttöt, д-.й<:т»у><><я<»> пл вь>х<>де ?О, ;> а и р >> Ittt> <> т ",>а б> <> .> > tt t t <;. щи и х;> б < > н е н > < > я > к<>т< >рь>е НР мог>»1 о<>1>а и(с> те.< я к д:1 fttt< >— му блоку памяти до тех»ор, пока не произойдет ег<> проверка. I> <>твет на

yrе импульсы разрешени>т обращения к блоку 15. Эти импульсы поступают на управляющие входы блока ключей 8 и кл><>ча 5, на первый вход элемента И 6 и через элемент

HF. 3 — на С-вход второго триггера 4, Последний изменяет свое состояние по окончании каждого из этих импульсов, а после окончания очередных двух указанных импульсов триггер 4 заносит в счетчик 7 "+I" ° Ilp» единичном состоянии триггера 4 и наличии разрешающего сигнала на входе 21 на управляющую шину 22 через ключ 5 коммутируется единичный сигнал "Запись-чтение> (3,/ч), а при нулевом состоянии триггера 4 и наличии разрешающего сигнала на входе 21 на шину 22 коммутируется нулевой, сигнал. В ответ на сигналы запросов по использованию данного блока памяти на управляющий вход 23 поступают нулевые сигналы, необходимые для работы блока 15 и блока 18 кодирования и контроля.

При наличии на шинах 2! и 22 единичных сигналов, а на входе 23 нулевого сигнала происходит запись информации в блок 15. При наличии на шине 21 единичного сигнала, а на шинах 22 и 23 нулевых сигналов происходит чтение информации из блока 15. .Поскольку вначале счетчик 7 находится в нулевом состоянии, а на выходе элемента

И 16 при записи образуется единичный сигнал, то на выходы первого блока ключей 8 коммутируется нулевой адресный код, а на выходы второго блока ключей 14 — единичный информационный код. В результате происходит запись

"единиц по нулевому адресу в элементы 27 памяти блока,15. Количество элементов 27 памяти должно быть равно количеству информационных шин, по которым идет двусторонний обмен между блоком памяти и абонентами. После сме— ны на шине 22 единичного сигнала на нулевой происходит чтение информации из элементов 27-29 памяти блока 15 по нулевому адресу. В этом случае на выходе элемента И 16 образуется нулевой сигнал, который запрещает работу

5 152 блока 14 ключей. Таким образом, при записи информации на управляющие вхо— ды "ВК" (выбор кристалла) и "Записьчтение" элементов 27-29 памяти должны поступать нулевые сигналы, а при чтении информации на ВК должен быть нулевой сигнал, а Hà "3/÷" — единич— ный сигнал. Блок ключей 33 работает только при чтении информации. В этом случае на выходе элемента И 32 обра— зуется единичный сигнал, который разрешает производить считывание информации на шины 25-27.

После обращений к блоку 15 по нулевому адресу в счетчик 7 запишется код адреса 00...1, по которому произойдет обращение к блоку 15 по описанному выше принципу. Таким obpaзом, каждый раз после записи единиц по одному адресу производится считывание из блока памяти по этому же адресу и сравнение Считанного с тем, что записывалось. Это сравнение производится с помощью схемы 41 сравнения в блоке 18 кодирования и конт— роля и при несовпадении считанного

lшины 25) с тем, что записывалось (шины 50) на ее выходе образуется единичныи сигнал ошибки, который че— рез элемент И 47 и элемент ИЛИ 48 коммутируется на контрольный выход

26 устройства. При этом при чтении на выходе первого элемента И 6 образуются единичные импульсы, которые поступают на вход 51 блока 18 кодирования и контроля для опроса схемы

41 сравнения.

Блок 18 кодирования и контроля осуществляет также кодирование и контроль адресных и информационных шин. Для кодирования по нечетности каждая адресная шина 24 подключена на соответствующий вход блока 39 свертки по модулю два. При четной сумме единиц" на его входах íà его выходе формируется логический "0", а при нечетной сумме входных единиц на его выходе образуется логическая

"1". Аналогично происходит кодирование информации по шинам 25 данных с помощью блока 40 свертки по модулю два. Поскольку при записи информации на управляющих входах 23 и 52 присутствуют нулевые сигналы, то в этом случае на выходе элементов ИЛИ-НЕ

49.образуется единичный сигнал, который и разрешит прохождение кодированных сигналов через блок ключей 42

0599 6 на шины 36 и 37. Далее эти кодированные сигналы поступают на D-входы элементов 28 и 29 памяти блока 15 и записываются в их ячейки в соответствии с адресными кодами, действующими на шинах 24.

Кроме того, блок 15 осуществляет контроль информации как при ее записи так и при ее чтении. Схема контроля включает в себя блоки 30 и 31 сверки по модулю два, элемент ИЛИ 34 и элемент И 35, С помощью блока 30 происходит контроль адресного кода, а с помощью блока 31 — контроль информационного кода. Эти блоки суммируют по модулю два адресные и информационные коды и сравнивают результат с контрольными разрядами 36 и 37;

При наличии ошибок на выходе элемента ИЛИ 34 образуется единичный сигнал, который при наличии управляющего нулевого сигнала на входе 23 коммутируется через элемент И 35 на выход 38 и далее через элемент ИЛИ 48 в блоке 18 кодирования и контроля на контрольный выход 26 устройства.

Блок кодирования и контроля кроме описанных выше функций выполняет и контроль по нечетности считанной из бгока 15 информации. Зтот контроль осуществляется на тех же блоках 39 и

40 сверток по модулю два, с помощью которых происходит и кодирование информации. В этом случае на входе 52 присутствует единичный сигнал Чтение", а на выходе элемента ИЛИ-НЕ

49 — нулевой сигнал, из-за чего блок ключей 42 закрыт (на его выходе третье состояние). В то же время блок ключей 3"1 в блоке 15 открыт, вследствие чего на информационных 25 и контрольных шинах 36 и 37 появляются информационные и контрольные сигналы.

Контрольные сигналы через элементы

И 43 и 44 поступают на соответствующие (опросные) входы блоков 39 и 40 сверток по модулю два, где происходит их сравнение с адресным и информаци5g онным кодами, присутствующими на шинах 24 и 25. B случае ошибок на выходах блоков 39 и 40 образуются единичные сигналы, которые через элементы И 45 и 46 и элемент ИЛИ 48 коммутируются на контрольный выход 26 устройства.

После записи-чтения единиц по всем адресам блока 15 на выходе переноса счетчика 7 появляется единичный сиг7 15205 нал, который сбрасывает триггер 1 в нулевое состояние, а через элемент

l 1 задержки сбрасывает в нулевое сос- тояние счетчик 7 и переключает третий триггер 9 в единичное состояние ° В результате на выходе первого триггера

1 единичный сигнал сменяется на нулевой, а на выходе триггера 9 образуется единичный сигнал, который сбрасывает регистр 13 в нулевое состояние.

Начинается второй цикл проверки блока

15. Во втором цикле проверки производится запись и чтение нулевой по всем адресам.

Работа устройства при этом происходит аналогично описанному. После окончания этого цикла на послед— нем выходе счетчика 7 образуется единичный сигнал, который через элемент

ll задержки сбрасывает в исходное состояние счетчик 7 и переключает четвертый триггер 10 в единичное состояние. Единичный сигнал с выхода триггера 10, пройдя элемент 12, сбра- 25 сывает в нулевое состояние триггеры

9 и 10. В результате на выходе элемента ИЛИ-НЕ 2 нулевой сигнал сменяется на единичный и таким образом устройство устанавливается в исходное состояние, после чего оно готово для работы в режимах записи и считывания информации, В этих режимах устройство обслуживает различные абоненты по сигналам, которые они выставляют на шину "Запись-чтение" 22, на

35 адресные и информационные шины 24 и

25. В этих режимах на вход 23 должны поступать управляющие нулевые сигналы. В этом случае в работе участвуют только элемент НЕ 17, блок 15 памяти и блок 18 кодирования и контроля, работа которых протекает аналогично описанному, При этом элемент

И 47 блока 18 заблокирован нулевым 4 сигналом, поступающим на его опросный вход по шине 51.

Формула изобретения

Оперативное запоминающее устрой50 ство с самоконтролем, содержащее блок памяти, счетчик, первый и второй элементы И, первый, второй и третий триггеры, вход установки в "l 1 пер.— вого триггера является первым входом задания режима устройства, информационный вход второго триггера соединен с его инверсным выходом, о т л и—

99 ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, в устройство введены четвертый триггер, регистр, ключ, первый и второй элементы НЕ, первый и второй блоки ключей, первый и второй элементы задержки, блок кодирования и контроля, элемент ИЛИ-НЕ, первый вход которого соединен с входом установки в

"1" регистра и прямым выходом первого триггера, вход установки в "0" ко— торого соединен с выходом переноса счетчика и входом первого элемента задержки, выход которого соединен с входом установки в "0" счетчика и входами синхронизации третьего и четвертого триггеров, прямой выход четвертого триггера соединен с входом второго элемента задержки, выход которого соединен с входами установки в "0" третьего и четвертого триггера, прямой выход третьего триггера соединен с информационным входом четвертого триггера, входом установки в "0" регистра и вторым входом элемента

ИЛИ-НЕ, выход которого соединен с входом установки в "1" второго триггера и является управляющим выходом устройства, управляющий вход первого блока ключей соединен с управляющим входом ключа, первыми входами первого и второго элементов И, входом первого элемента НЕ и является вторым входом задания режима устройства, выход первого элемента НЕ соединен с входом синхронизации второго триггера, прямой выход которого соединен с входом синхронизации счетчика и информационным входом ключа, выход которого соединен с вторым входом второго элемента И и входом второго элемента НЕ и является входом записичтения устройства, выход второго элемента НЕ соединен с входом задания режима блока памяти и первым управляющим входом блока кодирования и контроля, второй управляющий вход которого соединен с входом обращения блока памяти и является соответствующим входом устройства, выходы первого блока ключей соединены с входами первой группы блока кодирования и контроля, адресными входами блока памяти и являются адресными входами устройства, информационные входы первого блока ключей соединены с выходами счетчика, инверсный выход второго триггера соединен с вторым входом

9 !520599

I0 первого элемента И, выход которого чей соединены с информационными входасоединен с первым контрольным входом ми и выходами блок памяти, входами кодирования и контроля, второй . второй группы блока кодирования и контрольный вход которого соединен с контроля и являются информационными контрольным выходом блока памяти, пер- входами-выходами устройства, входы вый и второй контрольные входы-выходы третьей группы блока кодирования и которого соединены соответственно с контроля соединены с информационными первым и вторым входами-выходами бло- входами второго блока ключей и выходака кодирования и контроля, выход ко- g ми регистра, управляющий вход второго торого является контрольным выходом блока ключей соединен с выходом втоустройства, выходы второго блока клю- рого элемента И, 20

19

1 520599

23

52

24

24

15?05Ч9

52

38

5Т.Фиг. 3

Корректор Н, Король

Тираж 558

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113П35, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101

Редактор В. Бугренкова

Заказ 6765/54

Составитель Ю, Сычев

Техред Л.Сердюкова

36