Преобразователь двухдекадного двоично - десятичного кода в двоичный

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении двоично-десятичных преобразователей. Целью изобретения является упрощение преобразователя. Поставленная цель достигается тем, что в преобразователе двухдекадного двоично-десятичного кода в двоичный, содержащем шестиразрядный 16 и двухразрядный 17 сумматоры, вход четвертого разряда преобразователя соединен с входом переноса шестиразрядного сумматора и с входами двухразрядного сумматора, выходы которого соединены с входами первого и второго разрядов шестиразрядного сумматора. 1 ил.

СО1ОЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (5)) 4 Н 03 М 7/12

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ДО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР 1 (21) 4374102/24-24 .(22) 02.02.88 (46) 07.11.89. Бюл. 9 41. (72) В.В.Попцов и В.Д.Таныгин (S3) 681.325(088.8) (56) Шило В.Л. Популярные цифровые микросхемы.: Справочник. — И.: Радио и связь, 1987, с. 268, рис. 2,64.

Авторское свидетельство СССР

Р 943705, кл. Н 03 N 7/12, 1980. (54) ПРЕОБРАЗОВАТЕЛЬ ДВУХДЕКАДНОГО

ДВОИЧНО-ДЕСЯТИЧНОГО КОДЛ В ДВОИЧНЫЙ (57) Изобретение относится кавтоматике и вычислительной технике и может

„„SU„1520666

2 быть использовано при построении двоично-десятичных преобразователей.

Целью изобретения является упрощение преобразователя. Поставленная цель достигается тем, что в преобразователе двухдекадного двоично-десятичного кода в двоичный, содержащем шестиразрядный 16 и двухразрядный 17 сумматоры, вход четвертоro разряда преобразователя соединен с входом переноса шестиразрядного сумматора и с входами двухразрядного сумматора, выходы которого соединены с входами первого и второго разрядов шестиразрядного сумматора. 1 ил.

1520666

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей в управляющих, вычислительных, информационно-измерительных устройствах.

Целью изобретения является упрощение преобразователя.

На чертеже приведена блок-схема преобразователя.

Преобразователь имеет входы 1-8, выходы 9-15 и содержит шестиразрядный 16 и двухразрядный 17 сумматоры.

Ф

Работа преобразователя основана на тождественном представлении двухдекадного двоична-десятичного кода тремя двоичными кодами с последующим их суммированием.

Пусть необходимо преобразовать дво-20 ично-десятичный код десятичного числа N.

¹a<+2а +4а +8а +(Ь» +2Ь +4Ь +8Ь ) 10. (1) 25

Двоична-десятичный код числа N поступает на вход преобразователя, причем разряд а, поступает на вход 1, разряд а, — на вход 2, раэ.ряд а — на вход 3 и т.д. Сумматорами 16 и 17 g0 суммируются при этом следующие двоичные коды:

0 0 bgbqQ

00000аО,, 35 где

Q,=:а,+а

Q =:a +а (2) Суммирование. указанных двоичных кодов соответствует суммированию десятичных чисел А, В и С, таких, чта

А=а,+2ч<+4Qz+Bb+16Ь ;

В=2Ь,+4Ь +8b,+16Ь,+З2Ь +64Ь„ (3) 45

С=2а4

После несложных преобразований, с учетом выражений (1)-(3}, получают

А+В+С=Ю.

Таким образам, на выходе преобразователя формируется двоичный эквивалент десятичного. числа Ы, представленного в двоична-десятичном коде на входе преобразователя.

Для суммирования кодов 00b b g Q a и Ь„Ь Ь Ь<Ь Ь <О использован сумматор

16, причем сигнал а< поступает.непосредственно на выход 9 преобразовате ля. Далее, поскольку код 00000а 0 во всех разрядах, кроме второго, со-. держит нули, то его суммирование с указанными кодами можно выполнить, подав сигнал а на вход переноса сумматора 16. Величины Q< и Q< получаются при помощи сумматора 17. На выходе сумматора 16 сигнал переноса не возникает при любых входных двоична-десятичных кодах. Поэтому для получения в соответствии с выражениями (2) сигналов Q„ Q< возможно использовать свободные третий и четвертый разряды микросхемы четырехразрядного сумматора, рассматривая их как независимые одноразрядные сумматоры. В двоичнодесятичном входном коде сигналы а4. и а> а и а не могут одновременно принимать значение логической единицы, поскольку комбинации цифр 1XIX и 11ХХ (где Х - любое состояние, "О« или

"1") в двоична-десятичном коде с весами 1, 2, 4, 8 являются запрещенными. Поэтому при образовании сигналов на выходах сумматора 17 сигналов переноса не возникает и сумматор 17 может быть заменен на два.элемента ИЛИ, что ведет к упрощению преобразователя.

Формула из об ретения

Преобразователь двухдекадного двоичко-десятичного кода в двоичный, содержащий двухразрядный сумматор и шестиразрядный сумматор, выходы. которого являются выходами старших разрядов преобразователя, выход младшего разряда которого является входом пер« вага разряда преобразователя, входы пятого и шестого разрядов котарага соответственно соединены с первыми входами первого и второго разрядов шестиразряднаго сумматора, первые

Входы пятого и шестого разрядов шестиразрядного сумматорж соединены с входам логического нуля преобразователя, отличающийся тем, чта, с целью .упрощения преобразователя, в нем входы второго и третьего разрядов преобразователя соответственно соединены с первыми входами первого и второго разрядов двухразряднога сумматора, выходы которога соответственйо соединены с вторыми рхадами. первого и второго разрядов шестиразряднаго сумматора, Вход переноса которого соединен с

1520666

Составитель М.Аршавский

Редактор И. Нмакова Техред Д,Сердюкова Корректор Aв 0бручар

Заказ 6269/57 Тираж 884 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-.издательский комбинат "Патент", r.Óàãoðîä, ул. Гагарина,103 входом четвертого разряда преобразователя и с вторыми входами первого и второго разрядов двухразрядного сумматора, входы пятого и шестого разрядов преобразователя соответственно соединены с первыми входами третьего и четвертого разрядов шестнраз рядно го сумматора, вторые входы третьего и пятого разрядов которого соединены с входом седьмого разряда преобразователя, вход восьмого г разряда которого соединен с вторыми входами четвертого и шестого разрядов шестиразрядного сумматора.