Программируемый генератор импульсных последовательностей

 

Изобретение относится к импульсной технике и может быть использовано в вычислительной технике, системах управления и контроля. Цель изобретения - расширение диапазона регулирования параметров (периода, фазы, длительности импульса) формируемых импульсных последовательностей за счет уменьшения минимальных значений этих параметров - достигается введением мультиплексоров 8, время переключения которых меньше, чем время выборки информации из блока 6 памяти. Формирование импульсных последовательностей осуществляется за счет преобразования параллельного кода, хранящегося в буферном накопителе 7 и переписанного из блока 6 памяти, в последовательный код с помощью мультиплексоров 8, адреса управления для которых формируются счетчиком 5. Период смены информации в блоке 6 памяти задается делителем 2 частоты. Генератор также содержит задающий генератор 1, элемент И 3, счетчик 4, регистры 9, 10. 2 ил.

СОЮЗ СОВЕТСКИ К

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (И) (51) 4 Н 03 К 3/64

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯМ

ПРИ ГКНТ СССР

1 (21) 4261232/24-21 (22) 1 2,-06. 87 (46) 15.11.89. Вюл, Р 42 (7 l ) Московский институт. электронной техники (72) В,И.Никитин, Н,И.Докучаев и М.А,Чащегоров (53) 621.373(088,8) (56) Авторское свидетельство СССР

11 - 1054894, кл. Н 03 К 3/64, 1981 ° (54) ПРОГРАММИРУЕМЫЙ ГЕНЕРАТОР ИМПУЛЪСНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ (57) Изобретение относится к импульсной технике и может быть использовано в вычислительной технике, системах управления и контроля, Цель изобретения — расширение диапазона регулирования параметров (периода, фазы, длительности импульса) формируемых

2 импульсных последовательностей за счет уменьшения минимальных значений этих параметров — достигается введением мультиплексоров 8, время пере" ключения которых меньше, чем время выборки информации из блока 6 памяти.

Формирование импульсных последовательностей осуществляется за счет преобразования параллельного кода, хранящегося в буферном накопителе 7 и переписанного из блока 6 памяти, в последовательный код с помощью мультиплексоров 8, адреса управления для которых формируются счетчиком 5. Период смены информации в блоке 6 памяти задается делителем 2 частоты. Генератор так же содержит задающий генератор 1, элемент И 3, счетчик 4, регистры 9, 10. 2 ил.

1522385

35

Изобретение относится к импульсной технике и может быть использовано в различных областях вычислительной техники, системах управления и контроля, где требуется генерирование

5 импульсных сигналов (кодовых посылок или периодических сигналов) с программируемой длительностью имп льсов, периодом и фазой.

Цель изобретения - расширение диапазона регулирования параметров (периода, фазы, длительности импульса) формируемой импульсной последовательности за счет уменьшения минимальных значений этих параметров.

На фиг,1 представлена функциональная схема программируемого генератора импульсных последовательностей

7 на фиг.? — временная диаграмма, поясняющая работу устройства, Программируемый генератор импульсных последовательностей содержит задающий генератор 1, делитель 2 час тоты, элемент И 3, счетчики 4 и 5, блок 6 памяти, буферный накопитель

7, мультиплексоры 8-1,. ° .,8-Р, регистры 9 и 10..

Выход задающего генератора 1 сое-. динен с входом делителя 2 частоты, счетным входом счетчика 5 и с синхронизирующим входом буферного накопителя 7, Выход делителя 2 частоты. соединен с входом управления буферного накопителя 7, счетным входом счетчика 4, входом управления .счетчика 5 и первым входом элемента И 3, второй вход которого соединен с первым выходом блока 6 памяти. Выход элемента И 3 сое,,динен с синхронизирующим входом записи регистра 9 и входом обнуления счетчика 4, выходы которого соединены с млад-. шими разрядами адреса блока 6 памяти, старшие разряды адреса которого соединены с выходами регистра 9, инфор мационные входы которого соединены с выходами регистра 10. Вторые выходы блока 6 памяти соединены с информационными входами буферного накопителя

7, выходы которого соединены с информационными входами мультиплексоров

8-1,, °,,8-Р. Входы управления мультиплексоров 8 ° 1, ° ...8.Р соединены с выходами счетчика 5 ° Выходы мультиплексоров являются выхадами устройства.

Делитель 2 частоты предназначен

55 для формирования импульсов длительностью, равной периоду тактовой час" таты (Т „„,) задающего генератора 1, и частотой f. /m, кратной тактовой частоте f. (m — коэффициент деления) .

Счетчик 5 предназначен для управления мультиплексорами 8-1...,,8-Р, Счетчик 5 осуществляет последовательный счет импульсов задающего генератора 1, а по сигналу с выхода делителя 2 частоты устанавливается в исходкое нулевое состояние.

Для того, чтобы на выходах мультиплексоров 8-1,,;.,8-P не происходило "просечек" сигнала, необходимо, чтобы запись информации в буферный накопитель 7 происходила синхронно с установкой в нулевое состояние счетчика 5, причем задержка. появления информации на выходах буферного накопителя 7 и счетчика 5 должна быть одинаковой.: Чтобы выполнить это требование целесообразно использовать для обоих блоков одну элементную базу.

Программируемый генератор импульсных последовательностей работает следующим образом, Перед началом работы производится программирование блока 6 памяти, регистра 10, устанавливаются. в нулевое состояние счетчик 4 и буферный накопитель 7, производится запись информации выбранной области блока 6 памяти в регистр 9 из регистра l О.

Таким образом, в исходном состоянии на выходах счетчика 4 установлен нулевой код, на выходах регистра 9 находится код области памяти блока 6 памяти, из которой будет производится считывание информации, На адресных входах блока 6 памяти установлен адрес нулевой ячейки выбранной области памяти, в результате чего на выходах блока 6 памяти имеется код, хранящийся в этой ячейке памяти, На выходах буферного накопителя 7 - логический

"0". Счетчик.5 находится в произволь» ном состоянии, его выходной код, воздействуя на входы управления мультиплексоров 8--1...,,8-Р, вызывает коммутацию выходов буферного накопителя 7 на выходы устройства, Но поскольку буферный .накопитель 7 обнулен, то на выходах устройства также сигнал логического нуля.

После запуска задающего генератора

1, вырабатывающего тактовые импульсы (фиг,2,а), счетчик 5 начинает счет импульсов, В результате на его выходах, а следовательно, и на входах управления мультиплексоров 8-1...,,8-P

5 6 выходах мультиплексоров 8-1...,,8-P т,е, шаг регулирования параметров выходного сигнала стал равным Т /m та Кт (Т „— период частоты сигнала на выходе делителя 2 частоты).

С приходом очередного импульса с выхода делителя 2 частоты произойдет переключение в следующее состояние . счетчика 4, а фронтом .ближайшего импульса тактовой частоты - запись очередной информации в буферный накопитель 7 и установка в ноль счетчика .5.

Далее процедура, описанная выше, повторится

Сигналом об окончании одного периода кодовых посылок служит появление логической "1" на первом выходе блока

6 памяти, который открывает по первому входу элемента И 3 и первым же импульсом с выхода делителя 2 частоты происходит обнуление счетчика 4 и запись в регистр 9 информации из регистра 1О. Этот же импульс разрешает запись в буферный накопитель 7 информации с последней ячейки выбранной области памяти блока 6 памяти и об.нуление счетчика 5, т.е. осуществляется последний цикл вывода информации из выбранной области памяти, К моменту прихода следующего импульса с выхода делителя 2 частоты на выходах блока б,памяти устанавливается информация, соответствующая адресу новой области памяти, если информация в регистре 10 изменилась, и повторяется вывод информации иэ старой области памяти, если информация в регистре 10 не изменялась. Соответственно в первом случае на выходах. генератора начнется формирование новых кодовых посылок и повторится вывод старых = во втором. формула изобретения

Программируемый генератор импульсных последовательностей, содержащий задающий генератор, элемент И, первый счетчик, блок памяти, буферный накопитель, отличающийся тем, что, с целью расширения диапазона регулирования параметров формируемой импульсной последовательнос-. ти, в него введены делитель частоты, Р мультиплексоров, второй счетчик, первый, второй регистры, причем выход задающего генератора соединен с входом делителя частоты, синхронизирующим входом буферного накопителя

152238 последовательно меняется код, Это приводит к тому, что на выходы мультиплексоров 8-1...,,8-Р последовательно поступает инфоомация с входов этих мультиплексоров. Однако, на выходах

5 мультиплексоров 8-1,...,8-Р по-прежнему сохраняется сигнал логического "О", поскольку буферный накопитель 7, сое диненный своими выходами с информационными входами мультиплексоров

8-1,...,8-Р, обнулен. Это будет продолжаться до тех пор, пока на выходе делителя 2 частоты не появится импульс, равный периоду частоты задающе"15

ro генератора 1 и задержанный относительно фронта тактового импульса на время задержки делителя 2 частоты (3 д „„, ) (фиг ° 2,б), Этот импульс переключит с задержкой „,счетчик20

4 в следующее состояние (фиг,2,в) (тем самым подготовит адрес следующей ячейки памяти из которой будет считываться информация, через. время

„ эта информация-появится 25 на выходах блока 6 памяти (фиг . 2,r)) и, воздействуя на входы управления буферного накопителя 7 .н счетчика 5, разрешит фронтом ближайшего тактового импульса одновременно записать в буферный накопитель 7 информацию, на-. ходящуюся на его информационных входах (фиг,2, е) В результате одновременно с выходов буферного накопителя

7 иа информационные входы мультиплексоров 8-1. ..,8-Р поступит код, хранящийся в нулевой ячейке выбранной области, памяти, а на входы управления мультиплексоров 8-1 .,8-Р— код нулевого состояния счетчика 5. После 40 этого счетчик 5 начнет счет импульсов тактовой частоты.

Поскольку делитель 2 частоты осуществляет деление частоты. задающего генератора 1 на m, то за период 45 между двумя импульсами на выходе делителя 2 частоты на счетный вход счетчика 5 поступает m импульсов тактовой частоты, В результате за этот период счетчик 5 будет принимать последовательно состояние с 0 до m-l, что, в свою очередь, приведет к тому, что на выходы мультиплексоров 8тl 8-P будут последовательно коммутироваться сигналы с 1-го по т-й его информа55 ционных входов (фиг.2, диагр,ж), Значит за один период смены информации на выходах буферного накопителя 7 происходит ш раз смена информации на

15? 2385

Составитель Н).Сибиряк

Редактор И.Сегляник Техред M.Õoäàíè÷ Корректор Э,Лончакова

Заказ .6978/55 Тираж 884 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская каб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 и счетным входом второго счетчика, вход управления которбго соединен с выходом делителя частоты, со счетным входом первого счетчика, первым входом элемента И и входом управ5 ления буферного накопителя, выходы которого по группам соединены с информационными входами. соответствуюших P мультиплексоров, входы управления которых соединены с выходами второго счетчика, выход элемента

И соединен с синхронизирующим входом записи первого регистра и входом установки первого счетчика, выходы которого соединены с младшими разрядами адреса блока памяти, старшие разряды адреса которого соединены с выходом первого регистра, информационные входы которого соединены с выходами второго регистра, первый выход блока памяти соединен с вторым входом элемента И, вторые выходы блока памяти соединены с информационными входами буферного накопителя,