Устройство для контроля цифровой вычислительной системы

 

Изобретение относится к цифровой вычислительной технике и может быть использовано в вычислительных комплексах с повышенными требованиями к надежности. Целью изобретения является повышение надежности системы. В качестве примера рассмотрена цифровая вычислительная система (ЦВС), в состав которой включено устройство для ее контроля. Система содержит блоки процессоров 1,2, блоки ОЗУ 3 и 4, блоки ПЗУ 5 и 6, соединенные между собой магистралью 7, устройство ввода-вывода 8, устройство для контроля 9, которое содержит блок пуска 10, блок управления реконфигурациями 11, регистры режима 12 и состояния 13, счетчик количества реконфигураций 14, "сторожевой" таймер 15. 5 ил., 2 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (594 G 06 F 15 16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

H А BTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 4339264/24-24 (22) 07.12.87 (46) 15.12.89. Бюл. У 46 (72) В . И. Галка, В. В ° Крамской, . Пав.Г.Хоменко, Петр Г.Хоменко и Ю.Л. 1цатковский (53) 681.325 (088.8) (56) Патент СНА - 4072852, кл. Н 03 К 19/00, 1978.

Авторское свидетельство СССР.

М 1013962. кл. G 06 F 15/16, 1983. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПИФРОВОЙ

ВЫЧИСЛИТЕЛЬНОЙ CHCTEMbI (57) Изобретение относится к иийровой ьФчислительной технике и может быть использовано в вычислительных комп„.,ао„„дщдду а1

2 лексах с повышенными требованиями к надежности. 11елью изобретения является повьш ение надежности системы. В качестве примера рассмотрена цифровая вычислительная с. исте ма (ЦВС), в со став которой включено устройство для ее контроля. Система содержит блоки процессоров 1, 2, блоки ОЗУ 3 и 4, блоки ПЗУ 5 и 6, соединенные между собой магистралью 7, устройство 8 ввода вывода, устройство 9 для контроля; которое содержит блок 10 пуска, блок

11 управления реконфигурациями, регистры режима 12 и состояния 13, счетчик 14 количества реконфигураций, сторожевой таймер 15. 5 ил., 2 табл.

1529242

Изобретение относится к пифроной вычислительной технике и может быть использовано в вычислительных комп— лексах с повышенными требованиями по надежности.

Цель изобретения — повышение надежности системы.

На фиг. 1 приведена структурная схема вычислительной системы с уст— ройством для контроля, на йиг. 2 функциональная схема блока управления реконфигурациями, пример исполнения;.) на фиг.3 — функциональная схема блока пуска, пример исполнения;на фиг.4 — схема поиска работоспособной конфигурации; на фиг. 5 — один из вариантов распределения поля памяти.

Вычислительная система с устрой— ством для контроля (фиг. 1) содержит блоки процессоров 1 и 2, блоки ОЗУ 3 и 4, блоки ПЗУ 5 и б, соединенные между собой магистралью 7, устройство 8 ввода-вывода для сопряжения с внешними устройствами и устройство 9 для контроля цифровой вычислительной системы (ПВС).

Устройство для контроля образуют блок 10 пуска, блок 11 управления реконфигурациями, регистры 12 и 13 режима и состояния соответственно, счет. чик 14 количества реконфигураций и сторо>кевой таймер 15.

Блок 11 управления реконфигурациями (виг. 2) включает триггеры 16-18 ошибки, счетные тригr:-a i 19 и 20,,цвенадцать элементов И 21-32, элемент

НЕ 33, семь элементов ИЛИ 34-40, управляющий вход 41 состояния системы, программно управляемый вход 42 реконфигураций, управляюший вход 43 ошибки инициализации системы, управляющий вход 44 ошибки функционирования системы, программно управляемый вход 45 сброса, управляющие входы 46 и 47 ошибки ОЗУ, управляющий выход 48 запуска блока 10 пуска, управляющие выходы 49-51 реконфигурации блоков ПЗУ

5 и б, процессоров 1 и 2, ОЗУ 3 и 4 и входы блокировки 52-54 реконфигурации блоков 1-6.

Блок 10 пуска (фиг. 3) содержит формирователь 55 одиночного импульса, триггер 56 разрешения счета, счетчик

57, формирователь 58 задержки, элемент И 59, дна элемента I1JIll 60 и 61, управляющий вход 48 запуска, вход 62 блокировки запуска, управляющий вход

63 начального запуска, вход 64 тактирующих импульсов, программно управляющий вход 65 сброса запуска и выход

66 запуска одного из процессоров 1 и 2.

Информационно-управляющие входывыходы 67 регистра 12 режима подключены к магистрали 7, а выходы 52-54 и 62 подключены к входам блокировок

10 . блока 11 управления реконфигурациями

3S

55 и блока 10 пуска. Управляющие входы и выходы 63, 65 и 66 блока 0 пуска соединены с магистралью 7, а вход 48 и выходы 41 и 43 — с блоком 11 управления реконфигурапиями. Управляющие входы 46 и 47 блока 11 управления реконфигурациями соединены с соответствующими выходами вcòðoåííüæ схем контроля блоков 03У 3 и 4, вход 44 ошибки функционирования соединен со сторожевым таймером 15, который имеет управляющий вход 45 сброса, выходы 49-51 на реконфигурацию системы подключены к соответствующим входам регистра 13 состояния и счетчика 14 количе с тн а реконфигураций, который имеет выход 68 отказа системы. Управляющие выходы 69-74 регистра !3 состояния подключены к соответствующим управляющим входам блоков проиессоров 1 и 2, ОЗУ 3 и 4 и ПЗУ 5 и 6, Информационно-управляющие входы-выходы 75 подключены к магистрали 7 системы.

Показанная на фиг, 1 система имеет на аппаратном уровне восемь работоспособных состояний (

5 и б Фиг. 5), а также использованием одного из двух процессоров, I u

2. Включение резервного процессора 2 и перемещение в адресном пространстве блоков ОЗУ 3 и 4 и ПЗУ 5 и б осуществляется в процессе поиска работоспо— собной конфигурации аппаратных средств с последующей реинициализацией системы блока 10 пуска. Так, в случае обнаружения ошибки при контроле аппаратными средствами по сигналам 44, 46 (ошибка ОЗУ 4), 47 (ошибка ОЗУ 3) ипи программными средства1 ми по сигналу 42 (управление реконфигурациями) блок 11 формирует сигнал

48, по которому блок 10 формирует сигнал 66 захвата магистрали. При этом прекращается выполнение текущей программы и оба процессора 1 и 2 отключаются от магистрали. Блок I! на

15292 основании полученных сигналов об ошибках с учетом текущего состояния системы и количества предыдущих состояний формирует сигналы 49 (реконфигурация ПЗУ), 50 (реконфигурация про5 асессоров), 51 (реконфигурация .ОЗУ), фиксирующиеся в регистре 13 состояния, где они преобразуются в сигналы 69 (выбор процессора 1), 70 (выбор процессора 2), 71 (выбор ОЗУ 3), 72 (выбор ОЗУ 4), 73 (выбор ПЗУ 5), 74 (выбор ПЗУ 6), которые управляют реконфигурациями ЩВС, При ошибке функционирования основного процессора происходит захват магистрали блоком !0, реконфигурация процессоров по сигналам 69 и 70, а затем снятие захвата магистрали, что приводит соответственно к запуску 20 процессора, выбранного основным.

Блок. 11 управления реконфигурациями обнаруживает ошибки в функционировании программ ПЗУ совместно с ап-, паратными средствами контроля (счет- 25 чик 57, формирователь 58 схемы 10) и программными средствами контроля.

Процедура обнаружения ошибки в функционировании программы в ПЗУ осуществляется следующим образом. 30

При правильном функционировании

ЦВС после выполнения программы загрузки из ПЗУ в ОЗУ осуществляется

О программный контроль, в результате чего формируется программируемый сигнал 65 1, Сброс ), который сбрасывает счетчик 57. В дальнейшем управление функционированием INC передается программе, расположенной в ОЗУ, IIpH HeIIpGBильном функционировании 40

ЦВС сигнал 65 ("Сброс"1 не вырабатывается и счетчик 57 через формирова-. тель 58 задержки формирует сигнал 43, по которому блок 11 формирует сигнал: .49, а регистр 13 — сигналы 73 и 74, 45 что обеспечивает переключение ПЗУ.

При ошибках в ячейках ПЗУ, не влияющих на выполнение программы функционирования, подпрограмма контроля сама принимает решение о реконфигурации и формирует программируемый сигнал 42, который через блок 11 вызывает реконфигурацию ПЗУ.

Перемещение блоков ПЗУ 5 и 6 и блоков ОЗУ 3 и 4 соответственно сигналам

73 и 74, . 71 и 72 осуществляется путем изменения адресных коэффициентов на входе селектора адреса в каж- . дом блоке ОЗУ.

42 6

Реинициализ ация (повто рная ин ициализация) ЦВС осуществляется всякий раз после реконфигурации в результате зафиксированной ошибки функционирования. Под инициализацией системы подразумевается установка в исходное состояние функциональных узлов процессоров 1 и 2 и запуск выполнения программы с начальной точки.

Блок 10 пуска на время реконйигурации системы сигналом 66 захватывает магистраль и устанавливает я в исходное состояние функциональные узлы процессоров 1 и 2. После завершения реконфигурадии системы снимается сигнад 66 захвата и осуществляется запуск выполнения программы из ПЗУ для очередной, работоспособной конфигурации 1!ВС. алгоритм работы системы сводится к нескольким процедурам: обнаружения отказа, оценки повреждения, вызванного отказом, устранения влияния отказавшего устройства и восстановления утраченной информации.

Эти процедуры реализованы на базе программных и аппаратных средств контроля. Рассмотрим реализацию каждой из четырех указанных процедур на определенной группе диагностируемых функциональных узлов.

Пара функциональных узлов основной процессор — ОЗУ соответствует режиму работы ЦВС по программе функционирования из ОЗУ.

Процедура "Обнаружение отказа" осуществляется путем прерывания программы по временным отсчетам по сигна— лу 44 и выполнения подпрограммы контроля.

При отсутствии ошибок формируется программируемый сигнал 45 сброса сторожевого таймера 15 и блока 11 управления реконфигурациями, При наличии ошибок, не влияющих на выполнение подпрограммы контроля, формируется программируемый сигнал 42.

При наличии ошибок, исключающих выполнение программ, не форМируется сигнал 45 и сторожевой таймер 15 формирует следующий временной отсчет, по которому блок 11 фиксирует ошибку.

Процедура "Диагностирование отказавшего устройства реализована в предположении, что в паре взаимодействующих узлов проиессор — ОЗУ более вероятной является ошибка процессора.

Поэтому вначале происходит реконфигу1529242 ация процессора, а затем при повтонии — реконфигурация ОЗУ, 11

Процедура Опенка повреждения, . вызванного отказом", реализована в редположении, что обнаруженный от5 аз исключает продолжение работы ПВС т ре буетс я ре инициализ ация для новой аботоспособной конфигурации.

Процедура "Устранение влияния nT— азавшего устройства и восстановление траченной информации происходит ледующим образом.

По сигналу 42 блок ll формирует игнал 48, по которому блок 10 выдает игнал 66 захвата магистрали и установки функциональных узлов процессоров 1 и 2 в исходное состояние.- Одновременно по сигналу 42 блок 11 формирует сигналы 50 и 51 на реконфигу рацию соответственно процессоров и

ОЗУ. Сигнал 41 указывает на работу

napb> функциональных узлов процессор

ОЗУ, поэтому необходимые реконфигура- 25 ции происходят только с процессорами или ОЗУ. Сигналы 50 и 51 фиксируются в регистре 13 состояния и преобразу— ются в сигналы 69 — 72 . После выполнения реконфигураций по временному отсчету от сторожевого таймера 15 по сигналу 64 снимается сигнал 66 захвата и осуществляется запуск процессо— ра.

По сигналу 4-" при отсутствии сиг35 кала 45 сброса сторо.; вогп таймер» l 5 и блока 11 формирование сигналов на ,, захват магистрали, реконйигурапин1, 4 реинициалиэацию и запуск выполняется анапо г ично .

Пара функциональных узлов процес, сор — ПЗУ соответствует режиму рабо, ты ББС по программе загрузки иэ ПЗУ в ОЗУ.

Процедура Обнаружение отказа" осуществляется путем формирования (при отсутствии ошибок) в конце выполнения программы загрузки программируемого сигнала 65 сороса счетчика

57 инициализации. При наличии ошибок, 50 не влияющих на выполнение программы загрузки, формируется программируемый сигнал 42. При наличии ошибок, исключающих выполнение программы загруэ. ки, не формируется сигнал 65 сброса и счетчик 57 инициализации через фор55, мирователь 58 задержки вырабатывает сигнал 43 ошибки инициализации, по которому блок 11 фиксирует ошибку.

Процедура Диагностирование откаI и эавшего устройства реализована в предположении, что в паре функциональных узлов процессор — ПЗУ при наличии сигнала 43. более вероятной является ошибка ПЗУ, а при формировании сигнала 42 более вероятной — ошибка процессора. Поэтому в одном случае вначале происходит реконфигурация

ПЗУ, а затем при повторении — реконфигурация процессоров, для другого случая — вначале реконфигурация процессоров, затем — реконфигурация ЛЗУ.

Процедура Оценка повреждения, вызванного отказом реализована в предположении, что обнаруженный отказ исключает продолжение работы ЦВС и требуется реинициализация для новой работоспособной конфигурации.

Процедура "Устранение влияния отказавшего устройства и восстановление утраченной информации происходит следующим образом.

По сигналу 42 блок 11 формирует сигнал 48, по которому блок 10 Формирует сигнал 66 захвата магистрали и установки в исходное состояние функциональных узлов процессоров 1 и 2.

Одновременно по сигналу 42 блок .11 формирует сигналы 49 и 50 на реконфигурацию соответственно ПЗУ и процессоров. Сигнал 41 указывает на работу функциональных узлов процессор—

ПЗУ, поэтому необходимые реконфигурации проходят только с процессорами или ПЗУ.

Сигналы 49 и 50 фиксируются, в регистре 13 состояния и преобразуются в сигналы 69, 70, 73 и 74. После выполнения реконфигураций по временному отсчету от сторожевого таймера 15 по сигналу 64 снимается сигнал 66 захвата и осуществляется запуск процессора.

При формировании сигнала 43 захват магистрали, реконфигурация, ре— инициализация и запуск выполняются аналогично, за исключением того, что первыми реконфигурируются блоки ПЗУ, а затем процессоры.

\ функциональный узел ОЗУ.

Процедура "Обнаружение отказа" осуществляется встроенной схемой контроля в каждом блоке ОЗУ.

При считывании информации из ОЗУ

3 или 4 при наличии ошибок формируется соответственно сигнал 47 или 46.

1529242 выходами регистра режима и регистра состояния, выходы с первого по шестой сигналов управления регистра состояния являются соответствующими управляющими выходами устройства для выбора функциональных узлов, вход сброса которого соединен с входами установки в 0 регистра режима и регистра cocI t 1! тояния, с .первого по третий информа,ционные входы которого соединены со ответственно с выходами сигналов ре,конфигурации функ пиональных узлов блока управления реконфигурациями и с входами суммирования соответственно с первого по третий счетчика, выход сигнала запуска блока управления реконфигурациями соединен с одноименным входом блока пуска, выходы управляющих сигналов ошибки инициализации и состояния системы которого соедине.ны соответственно с одноименными вхо,цами блока управления реконфигурация1 ми, входы с первого по третий блоки ровок реконфигурации функциональных узлов которого соответственно соединены с одноименными выходами регистра режима, выход блокировки сигнала запуска которого соединен с одноименным входом схемы пуска, управляющий вход реконфигураций и первый и второй входы ошйбок устройства соединены соответственно с одноименными входами блока управления реконфигурациями, управляющий вход ошибки функционирования с ис те мы кото ро ro соединен с выходом сигнала управления сторожевого таймера и является выходом сигнала ошибки функционирования устройства.

Таблиvtа1

Назначение

Разрешение процессоров

Блокировка п,роцессоров

Разрешение

ОЗУ 3 и4

Блокировка

ОЗУ 3 и 4

Разрешение

ПЗУ 5 и 6

Блокировка

ПЗУ 5 и 6

Разрешение

Блокировка

Т а б л и и а 2

Назначение процессора 1 процессора 2

ОЗУ 3

ОЗУ

ПЗУ 5

ПЗУ 6

1

1

Основной

Основной .Основной

Основной

Основной

Основной блок блок блок блок блок блок

Разряды ре- Значение гистра ре- разряда жима

Разряды ре- Значение гистра разряда состояния реконфигурации блоков

1 и 2 реконфигурации блоков

1 и 2 реконфигурации блоков реконфигурации блоков реконйигурапии блоков реконфигурации блоков реинициализации системы реинициализапии системы! 529242

Фиг. 2

) 529242

Ра3отосаособиом фон игура1 77771 оаииа

1777 7Юу

Р1РЮР

РЮ7 77$g

УГК» 1б Ь

Ю 3 7778

РРРРР

Рf 7776g юаюа, Составитель А . 11ванов

Редактор А.Огар Техред Л, Сердюкова

Корректор 3.Лончакова.Заказ 7643/45 Тираж 668 Подп исиое

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д . 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул ° Гагарина, 101