Управляемый фазовращатель
Изобретение относится к радиотехнике. Целью изобретения является повышение температурной стабильности скважности выходного сигнала управляемого фазовращателя. Управляемый фазовращатель содержит усилитель-ограничитель, вход которого является входом управляемого фазовращателя, а выход подключен к входу первого инвертора и входу первого блока сброса интегратора, выход первого инвертора соединен с входом второго блока сброса интегратора, два канала обработки сигнала, каждый из которых выполнен в виде последовательно соединенных интегратора, компаратора и дифференциатора, источник постоянного опорного напряжения, подключенный к входу интегратора первого канала, установочные входы интеграторов подключены к выходам соответствующих блоков сброса, выходы дифференциаторов первого и второго каналов обработки сигнала подключены соответственно к S - и R - входам RS - триггера, выход которого является выходом управляемого фазовращателя, управляющий вход, подключенный к вторым входам компараторов, второй инвертор, вход которого соединен с выходом интегратора второго канала, двухвходовый интегратор, первый вход которого подключен к выходу второго инвертора, второй вход подключен к выходу интегратора первого канала, а выход соединен с входом интегратора второго канала. 2 ил.
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (51) 4- H 03 Н 11/20
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К А BTOPCHOMY СВИДЕТЕЛЬСТВУ
2 последовательно соединенных интегратора, компаратора и дифференциатора, источник постоянного опорного напряжения, подключенный к входу интегратора первого канала, установочные входы интеграторов подключены к выходам соответствующих Ьлоков cbpoca, выходы дифференциаторов первого и второго каналов обработки сигнала подключены соответственно к В- и К-входам
К5-триггера, выход которого явля-ется выходом управляемого фаэовращателя, управляющий вход, и дключенный к вторым входам компара оров, второй инвертор, вход которого соединен с выходом интегратора второго канала, двухвходовый интегратор, первыи вход которого подключен к выходу второго инвертора, второй вход подключе-i к выходу интегратора первого канала, а выход соединен с входом интегратора второго канала. 2 ип.
I рого соединен с входом управляемого фазовращателя, а выход - с входом первого инвертора 2 и входом первого блока 3 сброса интегратора, второй блок 4 сброса интегратора, первый канал обработки сигнала, состоящий из соединенных последовательно интегратора 5, компаратора 6 и дифференциатора 7, второй канал < бработки сигнала, состоящий иэ соединенных последовательно интегратора 8, компаратора и дифференциатора 10, источник 11 постоянного опорного напряжения, КВ-триггер 12, выход которого соединен с выходом упра вляемого фаэовращаГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
1 (21) 3926948/24-63 (22) 03.06.85 (46) 15.12.89. Бюл. Ь 46
4 2) М.И.Кукушкин (53) 621.372.553 (088.8) (56) Авторское свидетельство СССР
N 1195419, кл. H 03 H 11/20, 1983. (54) УПРАВЛЯЕМЫЙ фАЗОВРАЩАТЕЛЬ (57) Изобретение относится к радиотехнике. Целью изобретения является повышение температурной стабильности скважности выходного сигнала управляемого фазовращателя. Управляемый фазовращатель содержит усилитель-ограничитель, вход которого является входом управляемого фазовращателя, а выход подключен к входу первого инвертора и входу первого Ьлока cbpoca интегратора, выход первого инвертора соединен с входом второго Ьлока сброса интегратора, два канала обраЬотки сигнала; каждый из которых выполнен в виде
Изобретение относится к радиотехнике и может Ьыть использовано для формирования меандра с заданной фазовой задержкой относительно входного гармонического сигнала.
Цель иэоЬретения — повышение температурной стабильности скважности выходного сигнала управляемого фазовращателя.
На фиг.1 изоЬражена функ ;иональная схема управляемого фаэовращателя; на фиг.2 — эпюры напряжений в различных его цепях.
Управляемый фаэовращатель содержит усилитель-ограничитель 1, вход кото„„SU„„1529415 А1
1529415
Тогда среднее значение напряжения на выходе интегратора 5 оп, ср, с
Сигнал с выхода усилителя-ограничителя 1 через инвертор 2 подается на второй блок 4 сброса, на выходе которого формируется сигнал сброса теля, управляющий вход 13, второй инвертор 14 и двухвходовый интегратор
15, выход которого соединен с входом интегратора 8 второго канала обраЬот5 ки сигналов. Выход первого инвертора
2 соединен с входом второго Ьлока сброса интегратора, выход которого соединен с установочным входом интегратора 8. Выход первого блока 3 cbpo- 10 са интегратора соединен с установочным входом интегратора 5.
Управляющий вход фазовращателя соединен с вторыми входами компараторов 6 и 9. Выходы дифференциаторов 7 и 10 соединены соответственно с Sи R-входами, RS-триггера 12. Выход интегратора 8 соединен через второй инвертор с первым входом двухвходового интегратора 15, а выход интегратора 5 20 соединен с вторым входом двухвходового интегратора 15.
Управляемый фазовращатель работает следующим образом.
Импульсы напряжения, поступающие 25 на вход усилителя-ограничителя 1 (фиг.2а), усиливаются и нормируются на его выходе по амплитуде (фиг.2b) .
По переднему фронту сформированных импульсов первый блок 3 сЬроса интег- З0 ратора формирует сигнал (фиг.2c) сброса, поступающий на установочный вход интегратора 5. В промежутках между сигналами сброса интегратор 5 осуществляет интегрирование постоянного опорного напряжения источника 11, формируя на выходе пилообразное напряжение с периодом, равным периоду входного сигнала (фиг.2е), При этом среднее значение напряжения Б р, на 40 выходе интегратора 5 равно U /2, где U — амплитуда пилообразного напряжения, определяемая выражением:
Uon<
1 0 (., где U« напряжение источника 11
"1 опорного напряжения;
Т - период входного сигнала; — постоянная времени интег.ратора 5.
50 (фиг.2a) интегратора 8, следующий с частотой входного сигнала. На выходе интегратора 8 формируется пилооЬраэное напряжение, амплитуда которого и среднее значение определяются величиной выходного напряжения U qq интегратора 15.
При этом среднее значение напряжения на выходе интегратора 8 (фиг.2f).
U был
U сР 2 с, где - постоянная времени интегра2. тора 8.
ПилооЬразные напряжения интеграторов 5 и 8 сравниваются на компараторах
6 и 9 с напряжением на управляющем входе 13 U „ . На выходах компараторов оп
6 и 9 в моменты, когда напряжения пилооЬраэной формы превышают напряжение формируются импульсы (фиг.2g, h), которые после дифференциаторов 7 и 10 (фиг.2k, 1) поступают соответственно на S- и К-входы RS-триггера 12. При этом Фазовый сдвиг импульсов на выходе RS-триггера 12 (фиг.2m) определяется управляющим напряжением U „ . оп .
В установившимся режиме с помощью интегратора 15, имеющего постоянную времени ь » T, поддерживается равенство средних значений напряжений на выходах интеграторов 5 и 8, т.е.
=Б . При этом токи i< и iz, протекающие через входные резисторы интегратора 15, равны по абсолютной величине, но имеют разные знаки, а выходное напряжение интегратора 15 определяет" л .г ся выражением U ь,„ U „, что оЬесЬЫХ ОП печивает температурную стабильность скважности выходного си нала управляемого фазовращателя.
Формула и з о б р е т е н и я
Управляемый фазовращатель, содержащий усилитель-ограничитель, вход которого является входом управляемого фазовращателя, а выход подключен к входу первого инвертора и входу первого блока сброса интегратора, выход инвертора соединен с входом второго блока сброса интегратора, два канала обработки сигнала, каждый иэ которых выполнен в виде последовательно соединенных интегратора, компаратора и дифференциатора, источник постоянного опорного напряжения, подключенный к входу интегратора первого канала, 5 152 установочные входы интеграторов подключены к выходам соответствующих блоков сброса интеграторов, выходы дифференциаторов первого и второго каналов обработки сигнала подключены соответственно к S- u R-входам RSтриггера, выход которого является выходом управляемого фаэовращателя, а управляющий вход фаэовращателя, подключен к вторым входам компараторов, отличающийся тем, 9415
6 что, с целью повышения тем.; ратурной стабильности скважности выходного сигнала управляемого фазовращателя, введены второй инвертор, вход которо5 го соединен с выходом интегратора второго канала, двухвходовый интегратор, первый вход которого подключен к выходу второго инвертора, второй вход подключен к выходу интегратора первого канала, а выход соединен с входом интегратора второго канала.
1529415
Редактор Л.Пчолинская
Заказ 7758/54 Тираж 884 Подписное
8НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, 3-35, Раушская наб., д. 4/5
Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина,101
Upi1z т
Мв