Стабилизатор переменного напряжения

 

Изобретение относится к вторичным источникам питания радиоаппаратуры. Целью изобретения является расширение функциональных возможностей путем обеспечения стабилизации трехфазного напряжения при минимальных аппаратных затратах. Цель достигается за счет введения в устройство двух регулирующих органов 16 и 17, двух буферных регистров триггеров 9 и 10, двух главных регистров триггеров 13 и 14, двух датчиков 19 и 20 тока. При этом уменьшение аппаратных затрат достигается введением двух блоков 7 и 11 выборки и выполнения аналого-цифрового преобразователя 1 на трех аналого-временных преобразователях, генераторе тактовых импульсов, двоичном счетчике и логических элементах ИЛИ и И. В результате такого выполнения схемы на выходе сумматора 5 появляется код, поступающий на информационные входы всех буферных регистров триггеров 8, 9 и 10, но записывается лишь один из них соответствующим сигналом синхронизации с третьего выхода синхронизатора 2. 3 ил.

„.SU„„ l 5344

А1 (51}5 G 05 F !/44

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И 0ТКРЫТИЯМ

ПРИ ГННТ СССР

1 (21) 4281567/24-07 (22) 20.04.87 (46) 07.01.90. Бюл. Р 1 (72) Ю.А.Гусев и С.В.Кувин (53) 621 ° 316.722.1(088.8) (56) Авторское свидетельство СССР

У 1092476д кл. G 05 F 1/44, 1984.

Авторское свидетельство СССР

Ф 1334117, кл. G 05 F 1/44, 1986. (54) СТАБИЛИЗАТОР ПЕРЕМЕННОГО НАПРЯЖЕНИЯ (57) Изобретение относится к вторич— ным источникам питания радиоаппаратуры. Целью изобретения является расширение функциональных возможностей путем обеспечения стабилизации трех— фазного напряжения при минимальных аппаратных затратах. Цель достигается за счет введения в устройство двух

2 регулирующих органов 16 и 17, двух буферных регистров триггеров 9 и 10, двух главных регистров триггеров 13 и 14, двух датчиков 19 и 20 тока.

При этом уменьшение аппаратных затрат достигается введением двух блоков 7 и 11 выборки и выполнения аналого-цифрового преобразователя 1 на трех аналого-временных преобразователях, генераторе тактовых импульсов, двоичном счетчике и логических элементах ИЛИ и И. В результате такого выполнения схемы на выходе сумматора 5 появляется код, поступающий на информационные входы всех буферных регистров триггеров 8, 9 и 10, но записывается лишь один из них соответствующим сигналом синхронизации с третьего выхода синхронизатора 2. 3 ил.

1534435

Изобретение относится к электротехнике, в частности к цифровым регуляторам трехфазного напряжения, и может найти применение в цепях пита5 ния радиотехнических устройств с поBbIIIIeHHblMH требованиями к качеству вы— ходного напряжения, а также в различных технологических установках с изменекяемым по тре буемому закону вы1 ходными параметрами.

Цель изобретения — расширение функциональных возможностей за счет обеспечения возможности стабилизации трехфазного напряжения при минимальных аппаратных затратах.

На фиг.1 представлена блок-схема стабилизатора переменного напряжения; на фиг.2 — блок †схе аналого-цифрового преобразователя (АЦП); на фиг. 3— блок-схема синхрониз атора.

Стабилизатор состоит (фиг.1) из

АЦП 1, синхронизатора 2, блока 3 ус.: тавок, представляющего линейку конTGKTHblX KJIIO eÉ HJIH запоминающего устройства (ПЗУ), вычитателя 4, представляющего двоичный сумматор(с инверто,, ми на одном входе, двоичного сумматора 5, блока

6 ограничения, состоящего из двух

RS-триггеров, блока 7 выборки, трех буферных регистров триггеров 8-10, блока 11 выборки, трех главных регистров триггеров 12-14, трех регулирующих органов 15-17, состоящих из трансформатора с первичной, вторич- 35 ной обмотками и секциями регулировочных обмоток, датчиков 18-20 то— ка входных 21 и выходных 22 выво9 дов устройства.

АЦП (фиг.2) состоит из трех аналого-временных преобразователей (АВП)

23-25 интегрирующего типа, генератора 26 тактовых импульсов, двоич— ного счетчика 27 и логических элементов 3 ИЛИ 28 и 2 И 29.

Синхронизатор (фиг.3) состоит из трех формирователей импульсов напряжения (ФИН) — узла 30, циклического счетчика фаз (ЦСФ) 31, узла

32 сброса, узла 33 предварительной установки и формирователя 34 импульсов выборки, причем входы ФИН подключены к первому входу синхронизатора а их выходы — к первому выходу

У

32 и 55 синхронизатора, входы ЦСФ, узла 32 и формирователя 34 объединены и подключены к второму входу синхронизатора а их выходы — соответственно к

° Э второму, третьему и пятому выходам синхронизатора, выход узла 33 соединен с четвертым выходом синхронизатора.

Стабилизатор работает следующим образом.

Импульсом первоначальной установки с третьего выхода синхрониза— тора 2, формируемь|м при начальном включении, главные регистры триггеров 12 — 14 по входу установки в "0" устанавливаются в исходное нулевое состояние, что соответствует подключению всех секций регулировочных обмоток к первичной обмотке.При подаче трехфазного напряжения сети на шину 21 питания фазные напряжекия на шине 22 минимальны и равны

Wz

U — U !

ЬЫх. ф сети.ф макс pi

1 число витков первиччой обмотки; число витков регулировочной обмотки первой секции, соответствующей первому члену двоичного степенного ряда чисел; фазное выходное напряжегде 4, W ние; — фазное напряжение сети; — максимальный двоичный код на выходе главных регистров триггеров. напряжения со сдвигом

П сети. ф

Макс

Фазные

2

120 (-—

К) с выходной шины 22 по цепи обратной связи поступают на три входа АЦП1. Поскольку в качестве АВП выбраны АВП двухтакткого интегрирующего типа, то в течение первых полупериодов фазных напряжений происходит заряд интегрирующих емкостей, скорость нарастания напряжения на них пропорциональна величинам входных напряжений. Во вторые полупериоды происходит разряд данных емкостей с постоянной скоростью, не зависящей от амплитуды напряжения, до которой они оказались заряженными. В результате на выходах АВП образуются информационные импульсы,длительность которых пропорциональна средней за полпериода величине измеряемого фазного выходного напряжения.

Работа АВП синхронизирована с сиг ка5 153 лами датчиков напряжения, формируемыми в синхронизаторе 2. Далее полученные импульсы с трех АВП объединяются схемой 3 ИЛИ и поступают на вход двоичного счетчика, предварительно заполненного эталонными импульсами с генератора тактовых импульсов. На выходе счетчика образуется двоичный код, соответствующий длительности преобразуемого импульса с выхода АВП.

Таким образом, осуществляется последовательное аналого-цифровое преобразование.

Последовательность информационных импульсов поступает также на второй вход синхронизатора, где по их переднему фронту формируются сигналы сброса, которые обнуляют счетчик АЦП1 и

RS-триггеры блока 6 ограничения, подготавливая их к последовательной обработке каждого информационного импульса.

Текущий двоичный код К„, образуемый на выходе счетчика АЦП1,поступает на один из входов вычитателя 4, где иэ него вычитается код уставки

К, поступающий на инверсный вход вычитателя, и полученная разность К„Ко подается на вход сумматора, на его друroH вход через узел 11 выборки поступает код К „, с выхода одного из главных регистров триггеров.

Причем выбор необходимого регистра, соответствующего обрабатываемой фазе, осуществляется сигналами выборки, формируемыми. в синхронизаторе циклическим счетчиком фаз.

Полученный на выходе сумматора код соответствует коду алгебраической суммы трех величин К „ - К о +

+ К „,, является результирующим кодом и одновременно поступает на информационные входы всех буферных регистров триггеров 8-10, но записывается лишь в один из них соответствующим сигналом синхронизации с третьего выхода синхронизатора. С выхода буферного регистра триггеров в главный регистр триггеров информация заносится сигналами токовых датчиков, что позволяет исключить возможность токов короткого замыкания в регулировочных секциях при емкостном характере нагрузки.

Таким образом, изобретение позволяет стабилизировать трехфазное напряжение, а при необходимости и mфазное, при минимальных аппаратных

4435 6 затратах вычислительного устройства.

1 !

Формула изобретения

Стабилизатор переменного напряжения, содержащий регулирующий орган, первый вход которого соединен с входным выводом, с первым входом аналого-цифрового преобразователя и первым входом синхронизатора, вход синхронизации аналого-цифрового преобразователя соединен с первым выходом синхронизатора, а информационный выход — с одним из входов вычитателя,другой вход которого соединен с выходом блока уставок, а выход подключен к одному из входов сумматора, выход которого соединен с информационным входом буферного регистра, триггеров, вход синхронизации которого подключен к второму выходу синхронизатора, а выход — к информационному входу главного регистра триггеров, вход установки в "О" которого подключен к третьему выходу синхронизатора, а выход соединен с входом Ф управления регулирующего органа, блок ограничений, состоящий из двух RSтриггеров, входы установки в "0" которых объединены и подключены к четвертому выходу синхронизатора и входу "Сброс" аналого-цифрового преобразователя, входы установки в "1" первого и второго RS-триггеров подключены соответственно к второму и третьему выходам сумматора, датчик тока, первый выход которого подключен к выходному выводу, вход датчика тока соединен с выходом регулирующего органа, а второй выход — с входом синхронизации главного регистра триггеров, о т л и ч а ю щ и йс я тем, что, с целью расширения функциональных возможностей за счет обеспечения возможности стабилизации трехфазного напряжения при минимальных аппаратных затратах, в него введены два регулирующих органа, два датчика тока, два главных регистра триггеров, два буфернЫх регистра триггеров, два блока выборки, причем синхронизатор состоит иэ трех формирователей последовательности прямоугольных импульсов, сдвинутых на

120, входы которых подключены к первому входу синхронизатора, а выходы — к его первому выходу, цикли1534435

20 ч еского счетчика фаз, выход которого соединен с вторым выходом синхронизатора, блока Сброс", выход которого соединен с третьим выходом синхронизатора, блока предварительной установки, выход которого соединен с четвертым выходом синхронизатора, формирователя импульсов выборки, выход которого соединен с пятым выходом синхронизатора, а вход объединен с входами блока "Сброс" и циклического счетчика фаз и цодключен

,к второму входу синхронизатора, ана лого-цифровой преобразователь состо15 ит из трех аналого-временных преоб( разователей, входы которых подключены соответственно к первому, второму и третьему .входам аналого-цифрового преобразователя, а входы син хрониэации — к входу синхронизации аналого-цифрового преобразователя, выходы аналого-временных преобразователей через элемент 3 ИЛИ подключены к первому входу элемента И и первому выходу аналого-цифрового ! ,преобразователя, генератора тактовых импульсов, выход которого подключен к второму входу элемента И, выход которого подключен к суммирующему входу двоичного счетчика, выход котоi oro соединен с информационным выодом аналого-цифрового преобразоваеля, а вход установки в "0 — с вхоом Сброс аналого †цифрово пре35 обраэователя, первый и второй входы первого блока выборки соединены соответственно с выходами RS-триггеров блока ограничений; первый и второй выходы подсоединены соответственно к входам установки в "1" и в "0" первого, второго и третьего буферных регистров триггеров, а вход выборки соединен с пятым выходом синхронизатора и входом выборки второго блока выборки, три входа которого подключены соответственно к выходам трех главных регис.тров триггеров, а выход соединен с вторым входом сумматора, входы синхронизации второго и третьего буферных регистров триггеров подключены к второму выходу синхронизатора, информационные входы подключены к выходу сумматора, а информационные выходы соединены соответственно с информационными входами второго и третьего главных регистров триггеров, входи установки в "0" которых соединены с третьим выходом синхронизатора, а выходы соединены соответственно с входами управления второго и третьего регулирующих органов, выходы которых соединены соответственно с входами второго и третьего датчиков .тока, первые выходы которых соединены с выходным выводом, а вторые — c входам. ". синхронизации второго и третьего главных регистров триг.геров соответственно, первые входы второго и третьего регулирующих органов соединены с входным выводом и соответственно с вторым и третьим входами аналого-цифрового преобразователя и первым входом синхронизатора, второй вход которого соединен с первым выходом аналого-цифрового преобразователя.

1534435 ф/Г.1 А/х4

Составитель С.Чернышева

Техред Л.Сердюкова Корректор Т.Малец

Редактор О.Юрковецкая

Заказ 41 Тираж 638 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101