Устройство доступа к двухпортовой динамической памяти
Изобретение предназначено для управления двухпортовой видеографической памятью с накопителем на динамических МДП БИС ЗУ при считывании записи информации в процессе формирования изображения, при считывании информации для регенерации изображения на экране видеомонитора и регенерации информации в накопителе. Цель изобретения - расширение области применения. Устройство содержит четыре триггера 1, 3, 4, и 6, элемент И 5, блок 8 формирования сигналов управления памятью, регистр 13 сдвига. По входу 2 в устройство поступают запросы для формирования изображения. По входу 1 в устройство поступают запросы для регенерации изображения на экране видеомонитора. 3 ил.
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИК (19) (И) (51) 5 G 06 F 9/46 13/30
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н A ВТОРСНОМ,Ф СВИДЕТЕЛЬСТВУ
ГОСУД APCTBEHHblA НОМИТЕТ
IlO ИЗОБРЕТЕНИЯМ И ОТНРЬГИЯМ
ПРИ ГКНТ СССР (21) 4422454/24-24 (22) 29.03.88 (46) 07.01.90. Бюл. У 1 (72) П.Н, Казанцев (53) 621.325(088.8) (56) Авторское свидетельство СССР к 997937, кл. G 06 F 9/00, 1982.
Авторское свидетельство СССР
У 1325479, кл. G 06 F 9/46, 1986. (54) УСТРОЙСТВО ДОСТУПА К ДВУХПОРТОВОЙ ДИНАМИЧЕСКОЙ ПАМЯТИ (57) Изобретение предназначено для управления двухпортовой видеографической памятью с накопителем на динамических МДП ВИС ЗУ при считывании/
/записи информации в процессе формирования иэображения, при считываньп информации для регенерации иэображения на экране видеомонитора и регенерации информации в накопителе. Цель изобретения — расширение области применения. Устройство содержит четыре триггера 1, 3, 4 и 6, элемент И 5, блок 8 формирования сигналов управления памятью, регистр 13 сдвига.
По входу 2 в устройство поступают запросы для формирования изображения.
По входу 12 в устройство поступают запросы для регенерации изображения на экране видеомонитора. 3 ил.
1534460
Изобретение относится к вычислительной технике и может быть использовано для управления двухпортовой видеографической памятью с накопителем на динамических МДП БИС ЗУ при
5 считывании/записи информации в процессе формирования изображения, при считывании информации для регенерации изображения на экране видеомонитора и регенерации информации в накопителе.
Цель изобретения — расширение области применения.
На фиг. 1 представлена блок-схема устройства; на фиг. 2 — пример реализации регистра сдвига и блока формирования сигналов управления памятью; на фиг. 3 — пример выходных сигналов при одновременном поступлении запросов. 10
Устройство содержит триггер 1, вход 2 запроса доступа к памяти, триггеры 3 и 4, элемент H 5, триггер 6, вход 7 задания длительности цикла регенерации, блок 8 формирования сиг- 25 налов управления памятью, вход 9 чтения, выходы 10 и 11 сигналов управления памятью, второй вход 12 запроса доступа к памяти, регистр 13 сдвига и тактовый генератор 14.
Устройство обеспечивает управление видеографической памятью с накопителелем на базе двухпортовых динамических
БИС ЗУ: при выполнении операций чтения/ записи информации в процессе формирования изображения по запросам, поступающим по первому входу устройства; при выполнении операций чтения информации для регенерации иэображения на экране растрового монитора по 40 запросам, поступающим по третьему входу устройства; при регенерации информации в БИС ЗУ.
Относительно входных запросов и сигналов предполагают, что запросы
ЗП1, ЗП2 к устройству поступают в виде импульсов длительностью, не превышающей время выполнения соответствующей операции устройства; запросы ЗП1 поступают асинхронно относительно запросов ЗП2; темп поступления запросов по входам не превосходит возможности устройства, т,е. поступление нового запроса невозмоя»но до окончания выполнения преды55 дущего по данному входу; запросы
ЗП2 поступают через равные промежутки времени, период поступления запросов равен где »,» — период регенерации динамических БИС ЗУ;
n — число строк матрицы накопителя БИС ЗУ;
1(— целое число;
Длительность сигнала, поступающего на второй вход устройства f
Я 1(К Ц9 где » p — время выполнения одного цикла построчной регенерации БИС ЗУ.
Устройство работает следующим образом.
В исходном состоянии на всех входах устройства, кроме входа 9, на выходах триггера 3 и на всех выходах блока 8 присутствуют высокие уровни
Н, а на выходах триггеров 1, 4 и 6 элемента И 5 и регистра 13 низкие уровни L. Предположим, что пришел запрос на обмен ЗП1. Тогда выход триггера 1 переходит из L в Н, а инверсный выход триггера 3 переходит в состояние L. Блок,8 при выполнении логического условия DYC = 1 формирует сигналы РС, разрешающие сдвиг регистра 13. По состоянию выходов регистра 13 и при наличии условия
DAC = 1 на выходах 10 и 11 устройства формируются последовательности сигналов, управляющих работой динамических БИС 3У при выполнении операции чтения (4=1) или записи (4=0).
В к»энце последовательности формируется сигнал Р1, в результате которого выход триггера 1 переходит в состояние L.
Если к этому моменту времени на вход устройства не поступит сигнал
ЗП2, то устройство переходит в состояние ожидания запросов, т.е. в исходное состояние. Допустим, что запрос
ЗП2 поступил, тогда выход триггера
4 иэ состояния L переходит в состояние Н., Прямой выход триггера 3 переходит из Н в L. Блок 8 при выполнении логического условия DACABAF -* *1: формирует сигналы РС, разрешающие сдвиг регистра.13. По состоянию выходов сдвигового регистра 13 и при наличии условия РГ АВ6А 1 на выходах 10 и 11 устройства формируется последовательность сигналов, обеспечивающих регенерацию информации в БИС ЗУ. Причем циклы регенерации
1534460 6
R2 = РЛСЛАЛВЛЕ!лЕ2; повторяются до тех пор, пока сигнал HR не перейдет из состояния L в Н. Если длительность сигнала flR установлена равной К,цр, устройство по каждому запросу ЗП2 выполняет построчную регенерацию К строк динамических БИС ЗУ. При переходе сигнала
HR из L в Н состояние выхода триггера
4 переписывается в триггер 6, т.е. выход триггера 6 переходит из состояния . в П . В результате на входах блока 8 выполняется логическое условие DhChAM3 = 1, которое разрешает выдачу сигнала PC на вход регистра
13, который начинает сдвиг. По состоянию выходов регистра 13 и при наличии логического условия DnChAhB = 1 на выходах 10 и 11 устройства формируется последовательность сигналов, обеспечивающих считывание информации для регенерации информации на экране растрового монитора., В конце последовательности выдается сигнал Р2, обеспечивающий очистку триггера 4, в результате которой выход триггера
4 переходит в состояние L, а устройство — в исходное состояние. Временные диаграммы сигналов на выходах
10 и 11 устройства, их привязка к значениям выходов сдвигового регистра и его разрядность зависят от конкретно используемых БИС 3У и требований, предъявляемых к сигналам второй группы выходов 11 конкретным использованием устройства. Блок 8 может быть выполнен на программируемой логической матрице, например одной или нескольких микросхем КР556РТ2 (фиг. 2). Примеры логических функций, запрограммированных в микросхеме
KP556PT2:
WE = f nDnCnE3;
25
CAS = (РлCvDhCЛАЛВ)nE4VDvCЛАЛВлЕlлЕЗ;
R1 = РЛСЛЕ1ЛЕ2 °
ERA (РлСчРлСлАЛВ) лЕ1ЛЕЗ;
RAS (ЮЛСЮлС лАлВ)лE2vDVChAhghE2nE4
ЕСА (РлСчРлСлАлВ)hEÇ;
Pc = (РлсчРлслАЛВюлслАЛВ)nе1ле2леЗле4, Формула изобретения
Устройство доступа к двухпортовой динамической памяти, содержащее два триггера и элемент И, входы установки в "1" первого и второго трйггеров являются первим и вторым входами запроса доступа к памяти устройства, прямой выход второго триггера соединен с первым входом элемента И, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения, в него введены два триггера, регистр сдвига, тактовый генератор и блок формирования сигналов управления памятью, выход тактового генератора соединен со стробирующим входом регистра сдвига, прямой выход первого триггера соединен с входом установки в "0" третьего триггера, вход устаковки в "1" которого соединен с прямым выходом второго триггера и информационным входом четвертого триггера, с первого по третий выходы блока формирования сигналов управления памятью соединены с входом разрешения сдвига регистра сдвига и входами установки в "0" первого и второго триггеров соответственно, выход элемента И соединен с входом стробирования четвертого триггера, вход задания длительности цикла регенерации устройства соединен с вторым входом элемента И и первым входом управления блока формирования сигналов управления памятью, с второго по четвертый входы управления которого соединены с прямым выходом четвертого триггера и прямым и инверсным выходами третьего триггера соответственно, выход регистра сдвига и вход чтения устройства соединены с пятым и шестым входами управления блока формирования сигналов управления памятью соответственно, с четвертого по восьмой выходы которого являются выходами сигналов управления памятью устройства.
1534460
Ег
Е3
Составитель В. Бородин
Редактор О. Юрковецкая Техред M.Дидык Корректор А. Обручар
Заказ 42 Тираж 561
Подписное
В16П1ПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Иосква, )Н-35, Раушская наб,, д, 4/5
Производственно-издательский комбинат "Патент", г. ужгород, ул, Гагарина, 101 7
С
РС
ECA
Ж ч4Е
НЯ
Ю
Ю8
Й4
ECA
Щ
CAS
