Устройство для контроля синхронизма воспроизведенных сигналов

 

Изобретение касается накоплений информации. Цель изобретения - уменьшение погрешности контроля синхронизма. В случае временного пропадания воспроизводимой псевдослучайной последовательности символов с входной шины 2 псевдослучайного сигнала на регистр 4 сдвига поступает уровень логического нуля. При этом регистр 4 сдвига обеспечивает формирование на выходе элемента ИЛИ- НЕ 12 уровня логической единицы, который поступает через элемент ИЛИ 11 на детектор 3 отсутствия ошибок, предотвращая его срабатывание. 1 ил.

союз советсних социАлистичесних

РЕСПУБЛИК

0% (111

А2 (51)5 G 11 В 27 36

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ по изоБРетениям и ОтнРытиям пРи Гкнт сссР

И АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

1 (61) 1256092 (21) 4425219/24-10 (22) 16.05,88 (46) 15.01 ° 90, Бюл. У 2 (72) И.В. Чуманов (53) 681 ° 846.7(088,8) (56) Авторское свидетельство СССР

Н !256092, кл. G 11 В 37/36,11.02.85..(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СИНХРОНИЗ1!А ВОСПРОИЗВЕДЕННЫХ СИГНАЛОВ (57) Изобретение касается накоплений информации. Цель изобретения — умень2 шение погрешности контроля синхрониэма. В случае временного пропадания воспроизводимой псевдослучайной последовательности символов с входной шины 2 псевдослучайного сигнала на регистр 4 сдвига поступает уровень логического нуля. При этом регистр 4 сдвига обеспечивает формирование на выходе элемента ИЛИ-ИЕ 12 уровня логической единицы, который поступает через элемент ИЛИ 11 на детектор 3 отсутствия ошибок, предотвращая его срабатывание. ил.

1536437

Изобретение относится к накбпле- нию информации, а именно к устройствам для контроля синхронизма воспро" изведенных сигналов, Цель изобретения — уменьшение погрешности контроля синхронизма воспроизведенных сигналов.

На чертеже изображен один из возможных вариантов предлагаемого устройства для контроля синхронизма воспроизведенных сигналов, Устройство содержит первый сумматор 1 по модулю два, первый вход которого соединен с входной шиной 2 псевдослучайного сигнала, детектор 3 отсутствия ошибок, регистр 4 сдвига и второй сумматор 5 по модулю два.

Тактовый вход регистра 4 сдвига и тактовый вход детектора 3 отсутствия ,ошибок подключены к шине 6 тактовых импульсов, входы второго сумматора 5 соединены с выходами регистра 4 сдвига, выход второго сумматора 5 соединен с вторым входом первого сумматора 1.

Устройство содержит также детектор 7 псевдослучайной последовательности, триггер 8 и коммутатор 9, первый сигнальный вход которого соединен с входной шиной 2 псевдослучайного сигнала, а второй сигнальный вход— с выходом второго сумматора 5. Выход коммутатора 9 соединен с информационным входом регистра 4 сдвига, а управляющий вход — с выходом триггера 8 подключенного к выход-.. и шине IO. Один вход триггера 8 соединен с выходом детектора 3 отсутствия ошибок, а

I другой вход — с выходом детектора 7 псевдослучайной последовательности, Входы последнего подключены к выходу первого сумматора 1 и к шине 6 тактовых импульсов.

Устройство содержит, кроме того, элемент ИЛИ 11, через который выход первого сумматора I подключен к детектору 3 отсутствия ошибок, и элемент ИЛИ-HE 12, подсоединенный входами к выходам регистра. 4 сдвига, при этом последний выполнен с дополнительными выходами, подключенными к другим входам элемента ИЛИ-НЕ 12, соединенного выходом с входом элемента ИЛИ 11.

Устройство для контроля синхронизма воспроизведенных сигналов работает следунлцим образом.

Иа входную шину 2 псевдослучайного сигнала и на шину б тактовых импульсов с выходов контролируемого ка5 и ал а цифр о вой ма гни т но и з а пи си- во спроизведения подаются соответственно воспроизводимый цифровой сигнал и сопровождающий его тактовый синхро" сигнал воспроизведения. При этом воспроизводимый цифровой сигнал представляет собой тестовый сигнал, иментщий вид псевдослучайной последовательности символов.

В первоначальный момент работы в случае отсутствия синхронизма между воспроизводимой псевдослучайной последовательностью символов и контрольной псевдослучайной последовательностью символов, формируемой регистром 4 сдвига и вторым сумматором 5, первый сумматор 1 вырабатывает сигнал ошибок. Этот сигнал представляет собой по структуре псевдослучайную последовательность, период и закон кодообразования которой соответствуют воспроизводимой псевдослучайной . последовательности символов. Сигнал ошибок первого сумматора I воздействует на детектор 7 псевдослучайной последовательности, который переключает триггер 8. При этом последний переключает коммутатор 9, который начинает пропускать воспроизводимую псевдослучайную последовательность символов на информационный вход регистра 4 сдвига. После полного заполнения регистра 4 сдвига безошибочной воспроизводимой псевдослучайной последовательностью символов первый сумматор 1 перестает формировать сигнал ошибок, что фиксируется детектором 3 отсутствия ошибок. При этом последний формирует сигнал, возвращающий в исходное состояние триггер 8, кото45 рый переключает коммутатор 9. В ре° зультате этого регистр 4 сдвига H второй сумматор 5 начинают формировать контрольную псевдослучайную последовательность символов, синхронную

50 с воспроизводимой псевдослучайной последовательностью символов. При этом первый сумматор 1 не формирует сигнал ошибок или формирует только одиночные символьные ошибки, Йа которые не реагирует детектор 7 псевдослучайной последовательности.

После сбоя тактового синхросигнала воспроизведения, выражающегося в уменьшении или увеличении числа такФормула изобретения

В случае временного пропадания воспроизводимой псевдослучайной последовательности символов с входной шины 2 псевдослучайного сигнала на информационный вход регистра 4 сдвига поступает уровень "О". При этом регистр 4 сдвига обеспечивает форииСоставитель Ю. Розенкранц

Техред M.Ходанич Корректор В.Кабаций.

Pедактор 11,Петрова

Заказ 112 Тираж 468 Подписное

ВНИИПИ Государственного коиитета пь изобретениям и открытиям при ГКНТ СССР

113035, Москва, %-35, Рвушская наб., д. 4/5

Производственно-издательский комбинат "Патент" ° r.Óïãîðîä, ул. Гагарина, 101

5 15 товых интервалов за определенный промежуток времени, нарушается синхронизм между воспроизводимой и контрольной псевдослучайными последовательностями символов. Так, например, при возникновении лишнего тактового импульса происходит дополнительный . сдвиг информации в регистре 4 сдвига, в результате чего последующая контрольная псевдослучайная последовательность символов формируется со сдвигом на один такт относительно воспроизводимой псевдослучайной последовательности символов. При этом первый сумматор 1 формирует сигнал ошибок, на который реагирует детектор 7 псевдослучайной последовательности, переключающий триггер 8, Выходной сигнал триггера 8 поступает на выходную шину 10 и переключает коммутатор 9, через который начинает. ся повторный ввод в синхронизм.регистра 4 сдвига.

36437 6 рование на выходе элемента ИЛИ-ИЕ 12 уровня "1", который поступает через элемент ИЛИ 11 на детектор 3 отсутствия ошибок, предотвращая его срабатывание. Последнее обеспечивает срабатывание детектора 3 отсутствия ошибок только при поступлении на входную шину 2 псевдослучайного сигнала безошибочной воспроизводимой псевдослучайной последовательности символов.

Предлагаемое изобретение позволяет в значительной степени уменьшить пог" решность контроля синхронизма воспро15 изведенных сигналов.

Устройства для контроля синхрониз20,ма воспроизведенных сигналов по авт.св. Р 1256092, о т л и ч а ю— щ е е с я тем, что, с целью уменьшения погрешности контроля синхронизиа, в него введены элемент ИЛИ, через ко25 тарый выход первого сумматора подключен к детектору отсутствия ошибок, и элемент ИЛИ-НЕ, подсоединенный входами к выходам регистра сдвига, причем регистр сдвига выполнен с допол30 нительными выходами, подключенными к другим входаи элеиента ИЛИ-НЕ, соеди-, ненного выходам с входом элемента ИЛИ.