Устройство коммутации асинхронных разноскоростных дискретных сигналов

 

Изобретение относится к электросвязи. Цель изобретения - исключение потерь информации при коммутации. Устройство содержит блок памяти 1 информации, регистры 2 исходящих линий, триггеры 3, счетчики 4, блоки сравнения 5, блок памяти адресов 6, блок записи 7, блок чтения 8, блок управления коэф. деления 9, блок синхронизации 10, дешифратор 11 и блок блокировки 12. Для передачи входного сигнала без потерь скорость временного канала в групповом тракте выше скорости входного сигнала. В блоке памяти 1 для информации каждого временного канала отводится зона в несколько ячеек, которая необходима для сглаживания неравномерного поступления информаций из группового тракта, подстройки скорости выдачи информации в исходящие линии связи под скорость поступления ее из группового тракта, исключающей переполнение зон памяти, а следовательно, и потерю бита при коммутации, устранения фазовых флуктуаций входных дискретных сигналов. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„1550630 (g1)g Н 04 J 3/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К д BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4317188/24-09 (22) 16.10. 88 (46) 1 g. 03 ° 90 ° Вюл. Ь" 10 (72) 9).К. Яковлев и В.Н. Курочкин (53) 621.394.3(ОР8.8) (56) Чуркин В.п. Асинхронные цифровые системы коммутации. М.: Радио и

caa abb, 198, с. 28, рис. 1.9. (54) УСТРОЙСТВО КОММУТАЦИИ АСИНХРОНHWX PA3H0Cl(0P0C THhlX ДИСКРЕТНЫХ СИ ГНАЛОВ (57) ИзоЬретение относится к электросвязи. Цель изобретения - исключение потерь информации при коммутации.

Устр"во содержит блок памяти 1 информации, регистры 2 исходящих пиний, триггеры 3, счетчики 4, блоки сравнения, блок памяти адресов 6, блок

2 записи 7, Ьлок чтения 8, блок управления коэф. деления 9, блок синхрони- зации 10, дешифратор 11 и блок блокировки 12. Для передачи входного сигнала без потерь скорость временного канала в групповом тракте выше скорости входного сигнала . В Ьлоке памяти

1 для информации каждого временного канала отводится зона в несколько ячеек, которая неоЬходима для сглаживания неравномерного поступления информаций из группового тракта, подстройки скорости выдачи информации в ис. ходящие линии связи под скорость пос" тупления ее из группового тракта, исключающей переполнение зон памяти, а - е следовательно, и потерю бита при коммутации, устранения фазовых флуктуаций входных дискретных сигналов. l ил.

1550630

Изобретение относится к электросвязи и может Ьыть использовано в системах коммутации дискретных сигналов.

Цель изобретения — исключение потерь информации при коммутации.

На чертеже представлена структурная электрическая схема устройства коммутации асинхронных разноскоростных дискретных сигналов. 10

Устройство коммутации асинхронных разноскоростных дискретных сигналов содержит Ьло < 1 памяти информации, Ы регистров исходящих линий 2,...2„, N триггеров 3,...3„, N счетчиков 15

Ч ...4„, И блоков сравнения

Ьлок 6 памяти адресов, Ьлок 7 записи, блок 8 - тения, блок Я управления коэффициентом деления„ блок 10 синхронизации, дешифратор 11, Ьлок 12 бло- 20 кировки.

Устройство коммутации асинхронных разноскоростных дискретных сигналов ,работает следующим оЬразом.

Групповой тракт (ГТ) использует синхронный принцип формирования, заключающийся в том, что каждой входящей линии связи в ГТ отводится определенная временная позиция, что позволяет оЬслуживать линии связи, пропускающие высокую нагрузку. Для передачи входного сигнала без потерь скорость временного канала в ГТ должна быть на 1-4/ выше скорости входного сигнала. В случае, если скорость вход 35 ного сигнала выше уже выбранной скорости временного канала, то в ГТ.отводят несколько временных каналов для данного входного сигнала. Из-за превышения скорости коммутационного 40 временного канала (BK) скорости входного сигнала один и тот же информационный бит в групповом тракте может передаваться многократно. Для однократной записи информационного Ьита в 45

Ьлок 1 памяти информации информационный бит передается с битом сигнала сопровождения (СС). При значении бита СС=1 происходит первая передача информационного бита. При повторной передаче того же информационного бита

СС=О.

Устройство не имеет внутренних бло" кировок, поэтому число временных каналов в ГТ и равно числу исходящих ли 55 ний связи и, а цикл работы ГТ ра вен циклу коммутации.

Информация из цифровой коммутационной системы (ЦКС) поступает по ГТ в блок 1 памяти информации в последовател ь ном виде. Временной ка нал ГТ содержи- два бита, первым битом передается сигнал сопровождения, вторым битом — дискретный сигнал. В блоке

1 производится преобразование инфорi мации ВК ГТ из последовательного вида в параллельный. При наличии сигнала СС=1 в блоке 1 вырабатывается сигнал записи, которым записывается инФормация в ОЗУ блоков 1 и

Б блоке 1 для информации каждого

ВК группового тракта отводится зона в несколько ячеек, которая необходима для сглаживания неравномерного поступления информации из ГТ," подстройки скорости выдачи информации в исходящие линии связи под скорость поступления ее из ГТ, исключающей переполнение зон памяти, а следовательно, и потерю Ьита при коммутации; устранения Фазовых Флуктуаций входных дис- э кретных сигналов.

Для заполнения ячеек памяти в зонах блока 1 служат блок 7 записи и блок 8 чтения, в которых для каждого временного канала ГТ и каждой исходящей линии связи отводится ячейка памяти. В ячейках памяти блока 7 записи и Ьлока 8 чтения Фиксируется последний адрес ячейки зоны Ьлока 1, куда произошла запись информации из ГТ и откуда произошло считывание информации в исходящие линии связи соответственно. Запись информации и считывание информации в зону памяти и из зоны производится последовательно, последняя ячейка памяти сменяется первой, первая-второй и т.д.

Для исключения переполнения зоны памяти блока 1 скорость считывания информации из зоны должна подстраиваться под скорость записи и отставать на величину, равную половине зоны.

При передаче дискретных сигналов по линиям связи возникают фазовые флуктуации. Величина фазового сдвига сигнала в одном регенераторе достигает 0„ 003-0,025 периода сигнала . При большом числе регенераторов фазовые сдвиги накапливаются и уменьшают достоверность приема, делая его ниже допустимого уровня. Для устранения фазовых Флуктуаций в регенераторах применяют эластичную память.

При данном способе коммутации зона памяти в блоке 1, отводимая для каждой линии связи, используется как

5 15506 эластичная память для входного цсйфрового потока. Тем самым упрощаются регенераторы и повышается достоверность передачи информации между станциями.. Минимальная величина зоны па5 мяти блока 1 равна 4 ячейкам, где две ячейки отводятся для сглаживания неравномерного поступления информации по ГТ, две ячейки используются как эластичная память для устранения быстрых фазовых флуктуаций в линиях связи.

Максимальная величина зоны памяти ограничивается допустимой задержкой коммутируемого сигнала на ЦКС и обьемом оборудования.

Коммутация производится на частоте генераторного оборудования (ГО) цифровой коммутационной системы (LIKC). для чего блок 10 синхронизации син- 20 хронизируется частотами, поступающими из задающего генератора ЦКС. ГО линейного оборудования (ЛО) и ГО ЦКС асинхронны. Скорости коммутации канала и линий связи не равны и не 25 кратны друг другу, поэтому стык между ними на уровне линий связи асинхронный ° Для выполнения асинхронного стыка из каждого типа линейного оборудования 31О,-ЛО„ поступают соответ- 30 ствующие частоты f,ÍÎ, - f,Ï΄ на счетчики 4 4„ соответственно. Но минальное значение частоты foJ10 (j

=1-и) зависит от допустимой величины краевых искажений сигнала. Изменение скорости передачи информации по входящим линиям связи относительно задао ющего генератора зависит от нестабильности генераторов, которая для кварцевых генераторов не хуже K 10 40

Изменение скорости исходящих линий связи зависит от заданных краевых искажений сигнала d и так как 3 задается всегда выше 1, то возможные изменения скорости исходящих линий 45 связи превосходят в 100 и более раз изменения скорости входнрго потока .

Таким образом, изменение скорости исходящего потока на величину допустимых краевых искажений сигнала позволя- 50 ет уравнивать скорости исходящего и входящего потоков и этим устраняет переполнение зон памяти в блоке 1 и потерю бита при коммутации. Номинальная величина частоты f,ЛО вычис- 55 ляется из выражения

--* -- " - 100

Р о",р ю

6 где Р„, — частота выдачи информации в исходящие линии связи, Осуществление соединения i(i=1-n)

1 временного канала ГТ или соответствующей ей входящей линии связи с j(j

=1-n) исходящей линией связи осуществляется путем записи по команде К, и адреса ВК ГТ-А; адреса исходящей линии связи - A, поступающих из уст1 ройства управления в блок 6 памяти адресов. После чего соединение считается установленным, Действительно, Ьлок 10 вырабатывает адреса А, соответствующие ВК группового тракта и исходящим линиям связи. Поэтому в i ВК ГТ из блока 6 считывается j-й адрес исходящей линии связи Aj, по которому информация

ВК ГТ записывается в j-ю зону блока 1 памяти информации, откуда она циклически считывается по адресам А в исходящую линию связи.

Период Т„ дискретного сигнала больше периода Тц коммутации. Период

Т„ разделен на l-n, временных каналов. Каждый ВК разделен на такты t,, t э и t „, t t соответственно.

/1ля осуществления соединения, т.е. для обращения к блоку I, отводится время t 2 и с > в каждом временном канале. В это время может осуществ ляться запись А в Ьлэк 6.

Запись информации из руппового тракта ГТ в блок 6 памяти адресов происходит следующим образом.

Блок 10 синхронизации циклически и синхронно с ГТ вырабатывает адреса

А временных каналов ГТ и исходящих линий связи.

По коду адреса А, равному "1", обслуживаются первый ВК группового тракта и первая исходящая линия связи; по коду адреса А, равному и, оЬслуживается и BK группового тракта и п-я исходящая линия связи.

По i- y коду А (i=1-n) в такт с,, из i-й ячейки ОЗУ блока 6 памяти ад"

pecos считывается j(j=l-n) адрес исходящей линии связи - А ., поступающий в блок 7 записи. В такт t из

) Р

j-й ячейки ОЗУ блока 7 записи по адресу А считывается адрес заполнения

1-й зоны блока 1 памяти информации

А, такт с в j e зону ОЗУ блока 1, определяемую адресом Я., и ячей3 ку этой зоны, определяемую адресом

А, при наличии сигнала сопровождения,СС ГТ производится запись информа1550630 ционного бита из ГТ и запись нового адреса ячейки зоны ОЗУ блока 1 в блок

7 записи - (Аз + 1) .

Выдача информации в исходящие линии связи производится следующим об5 разом.

По j -му коду адреса А блока 10 (j=1-n) в такт t, из j-й ячейки блока 7 записи и. j p ячейки Ьлока 8 чте10 ния считываются адреса ячеек зоны 03У, блока 1 — Аз„ и A соответственно.

В такт t из Ьлока 1 памяти информации по адресам А Ьлока 10 и А„ Ьлока

8 считывается информационный оит, из блока 9 управления коэффициентами деления считывается код коэффициента деления по адресам Ачя блока 8 и Аз блока 7.

Передним фронтом такта r3 информационный бит при наличии сигнала оЬратной связи (ОС) блока 12 блокировки и код коэффициента деления по j ""му сигналу дешифратора 11 записываются в j-й регистр исходящих линий 2>. Де- 25 шифратор 11 по адресу А блока 10 вырабатывает j-й сигнал. Время с и г отводится для записи в. блок 8 нового адреса (А„ 1) по адресу А блока 10 при наличии сигнала ОС блока 12 ЗО блокировки.

Каждой исходящей линии связи принадлежит линейка устройств, например . первой линии связи - регистр исходящих линий 21, счетчик 4, блок сравнения 5,, триггер 3,. Каждая ли35 нейка устройств работает параллельно и независимо одна от другой. с

Регистры исходящих линий 2, .. ° 2 „ служат для хранения информационных битов, Считываемых из блока 1, и код@в коэффициентов деления, считываемых из блока 9, а также для согласования между временем выдачи информации в исходящие линии связи и циклом коммутации. .Счетчики 4„...4„ служат для выработки кодов текущего времени. Блоки сравнения 5,...5 „ служат для выработки сигналов выдачи при совпаде" нии кодов коэффициента деления и кодов текущего времени. Сигналами выдачи информационный бит переписывается из регистров исходящих линий ив а2,... 2„в . триггеры 3,...3„и выдается в исходящую линию, обнуляется передним фронтом сигнала выдачи счетчик 4,. ° .4„и вырабатывается заявка в блоке 12 блокировки для выработки сигнала обратной связи.

Для исключения потери бита скорость опроса ОЗУ блока 1 памяти инФормации выше скорости выдачи информации в исходящие линии связи. Поэтому для согласования скорости записи информационного бита из блока 1 памяти информации в один из регистров исходящих линий 21...2 „ вводится сигнал обратной связи, который",записывается в блок 12 Ьлокировки в момент выдачи информации в исходящую линию.

По сигналу обратной связи производятся запись адреса следующей ячейки (A „+ 1) в j-ю зону блока 8 чтения и разрешение записи информационного би" та в регистр исходящих линий 2 из блока 1 памяти информации °

В блоке 12 блокировки сигнал обратной связи для j-й исходящей линии фиксируется по переднему фронту сигнала выдачи. Опрос сигналов обратной связи производится адресами А блока

10 циклически синхронно с опросом остальных блоков. Для 1-й исходящей линии в j-й временной позиции, определяемой адресом А блока 10, сигнал обратной связи Фиксируется на выходе блока 12 блокировки передним фронтом такта с и хранится до опроса следующего (j+1)-ro сигнала. Из блока 12 блокировки сигналы обратной связи по общему тракту поступают в блоки 8 чтения и регистры исходящих линий

1 - -2ь

В такте с при наличии сигнала обратной связи блока 12 в j-ю ячейку

ОЗУ блока 8 чтения, определяемую адресом А блока 10, записывается следующий адрес ячейки зоны ОЗУ блока 2 памяти информаций (A„>+ 1). После записи нового адреса (А„„+ 1) в блок

8 чтения сигнал обратной связи в бло" ке t 2 блокировки для j-й исходящей линии снимается по такту r., для чего туда подаются сигналы с дешифратора

11.

В следующем цикле опроса, если сигнал. обратной связи отсутствует, то в блоке 8 чтения остается прежний адрес..

Информация, считанная из блока 1 памяти информации, в регистры исходящих линий 2„...2 „ не записывается, и в них остается прежняя информация до тех пор, пока она оттуда .не перепишется в выходной триггер 3, ...3 „ сиг

1550630

10 налом выдачи и не поступит в j-ю исходящую линию.

Таким образом, процессом записи инФормации из блока 1 памяти информации

5 в регистры исходящих линий 2„.. ° 2 „ г управляют сигналы выдачи путем подачи сигналов обратной связи из блока 12 блокировки.

Выдача информации в первую исходящую линию (j=)) происходит следующим образом, Количество ячеек зоны ОЗУ блока 1 памяти информации четыре, поэтому адрес блока 8 чтения меняется цикличес- 15 ки от1 доЧ.

Частота сигнала выдачи F соответствует скорости В=64 кбит/с. Длительность периода частоты Fc (Тс,) больше длительности Тц. Передним фрон- >О том сигнала выдачи производится запись информации в выходной триггер

3, из регистра исходящих линий 2,, а также запись "1" в первый триггер в блоке 1? Ьлокировки возбуждая сиг-, 25 нал оЬратной связи. Состояние первого триггера переписывается в выходной триггер в блоке 12. После каждой записи первый триггер оЬнуляется, При отсутствии сигнала обратной связи s блоке 8 чтения остается предыдущий адрес, а в первом регистре исходящих линий 2, - предыдущая информация. Благодаря этому обеспечивается последовательная запись информации сигналами выдачи из первого регистра исходящих линий 2, в выходной триггер 3 без

1 пропусков Ьит.

Генераторы линий связи и задающий генератор устройства раЬотают в асинхронном режиме. Для сглаживания неравномерного поступлвиия асинхронных сигналов из группового тракта и выравнивания скорости записи и чтения л5 в памяти блока 1 для каждой исходящей линии связи отводится зона в несколько ячеек. Переполнение зоны памяти приводит к потере бита или проскальзыванию. Поэтому при коммутации асинхронных сигналов вводится индивидуальная подстройка скорости выдачи инФормации в каждую исходящую линию так так, чтоЬы число несчитанных бит инФормации из зоны памяти блока 1 было равно полов.,не зоны, при этом скорость выдачи информации в исходящую линию связи равна скорости поступления информации из входящей линии.

О результатах заполнения судят по адресам записи А „ и чтения А, ячеек, хранящихся в памяти Ьлоков 7 и 8 соответственно. Для каждой исходящей линии в памяти блоков 7 и 8 отводится своя ячейка. Адрес записи ячейки

А показывает номер ячейки зоны памяти Ьлока 1, куда произошла последняя запись информации из ГТ. Адрес чтения ячейки Ач пок" çûâàåò номер ячейки зоны памяти блока 1, откуда произошло последнее считывание бита информации в исходящую линию.

Блоки 7 и 8 циклически опра шиваются адресами А Ьлока 10, которые сост" ветствуют номерам исходящих линий.

Так, как для первой исходящей линии в первую временную позицию, выраЬатываемую адресом А, из первых ячеек памяти блока 7 записи, Ьлока 8 чтения считываются адреса А и А „> соответственно. Эти адреса подаются в Ьлок g управления коэффициентом деления. В такт t g из Ьлока Я считывается текущее значение коэффициента деления по этим адресам, которое записывается в первый регистр исходящих линий 2 сигналом деш:. „ :ратора 11;,о переднему фронту такта с .

Аналогично из блока управления коэффициентом деления счи гываются текущие значения коэффициентов деления для остальньх исходящих линий.

Блоки сра внения „:-,... 5 формируют

t сигналы выдачи {CB) . При совпадении кода текущего времени, вырабатываемого счетчиками 4 „...4„, и кода коэффициента деления, поступающего из Ьлока 9, передним фронтом СВ счетчики

4,...4„.обнуляются, и начинается новый отсчет времени. Сигналами выдачи информация из регистров исходящих линий „... 2 „переписывается в выход ные триггеры $,...3 „и выдается B исходящие линии. Меняя коды коэффициента деления в Ьлоке g, изменяют состветственнс скорость выдачи информации в исходящие лин:.и, а следовательно, и скорость считывания информации из памяти блока 1 путем выработки сигналов обратной reer çè Х в бгоке 8 Ьлокировки.

Если в момент чтения информации из гамяти блока 1 для — и исходящей линии чис;о нес-:итанных бит равно половине зоны, то из Ьлока g считывается номинальный коэффициент деления. Частота сигнала выдачи и соответст венно скорость вь дачи информации в исхо1 ß0630

;дом соответствующего из N триггеров, второй вход каждого из: N блоков сравнения соединен с выходом соответствующего иэ N счетчиков, первые входы N регистров исходящих линий соединены с соответствующими выходами дешифратора, а также Ьлок памяти адресов, о т л и ч а ю щ е е с я тем,что, с целью исключения потерь информации при коммутации, введены блок памяти информации, блок записи, блок чтения, блок управления коэффициентом деления, блок синхронизации и блок блокировки, при этом первый выход блока памяти информации соединен с вторым входом каждого из N регистров исходящих линий, второй выход блока памяти информации соединен с первым входом

20 блока записи, второй вход которого соединен с выходом блока памяти адресов, вход которого обьединен с входа-ми блока записи, дешифратора и первыми входами Ьлока блокировки и блока

25 чтения и подключен к выходу блока синхронизации, первый выход блока записи соединен с первым входом блока памяти информации, второй вход которого соединен с выходом блока чтения и пер30 вым входом Ьлока управления коэффициентом деления, второй вход которого соединен с вторым выходом блока записи, выход блока управления коэффициентом деления соединен с третьим входом каждого иэ N регистров исходящих линий, четвертые входы которых соеди нены с выходом Ьлока блокировки и вторым входом блока чтения, выходы дешифратора соединены с соответствую40 щими вторыми входами блока блокиров-" ки, второй выход каждого из N регистров исходящих .линйй соединен с вторым входом соответствующего из N триггеров, выход каждого из N блоков сравнения соединен с входом соответствующего счетчика и подключен к соответствующему четвертому входу блока блокировки. дящую линию равна номинальной величине.

Если в момент чтения информации, для j-й исходящей линии число несчи- танных бит. больше половины эоны, то, из блока 9 по адресам A>q и А „д блоков 7 и 8 соответственно считывается коэффициент деления меньше номинальной величины.

Значение частоты СВ и соответственно скорость выдачи информации в j-ю исходящую линию становится больше номинально величины. В результате скорость считывания информации иэ зоны памяти Ьлока 1 для j-й исходящей линии увеличивается.-,Число несчитанных Ьит информации в j-й зоне памяти блока 1 уменьшается и становится равным половине зоны.

Если в момент чтения информации для j -й исходящей линии число несчитанных бит меньше половины эоны, то из блока 9 по адресам Аз„ и А „„ считывается коэффициент деления больше, номинальной величины. Значение частоты сигнала выдачи и соответственно скорость выдачи информации в

j-ю исходящую линию становятся меньше номинальной величины.

В результате скорость считывания информации иэ эоны памяти блока 1 для j-й исходящей линии замедляется. .Число несчитанных бит информации увеличивается и становится равным половине зоны.

Аналогично подстройка скорости считывания информации из зон ОЗУ блока 1 памяти информации производится и для остальных исходящих линий связи.

Формула изобретения

Устройство коммутации асинхронных разноскоростных дискретных сигналов, содержащее N регистров исходящих линий, первый выход каждого из которых через соответствующий из N блоков сравнения соединен с первым вхоСоставитель M. Перерушева

Редактор Н. Ивыдкая Техред Л.Олийнык КоРРектоР С, Черни

1 Й

Заказ 279 Тираж 526 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/S

Производственно-издательский комбинат "Патент", .r.Ужгород, ул. Гагарина, 101