Сравнивающее устройство

 

Изобретение относится к импульсной технике и может быть использовано в аналого-цифровых преобразователях, устройствах сравнения, а также в устройствах настройки и функциональной подгонки интегральных цифроаналоговых преобразователей. Цель изобретения - повышение помехоустойчивости к помехе импульсного типа и надежности за счет упрощения. Введение второго конденсатора 8, инвертора 6, триггера 19 с их связями позволит исключить влияние импульсной помехи на значение корректирующего напряжения, что повышает помехоустойчивость. При этом исключается необходимость в дополнительном ключевом модуляторе. Повышение помехозащищенности достигается за счет интегрирования импульсной помехи на всем интервале коррекции и получения измерительной информации с привязкой к периоду напряжения питающей сети. Сравнивающее устройство содержит входные шины 1, 2, шину 3 напряжения питающей сети, задающий генератор 4, первый и второй конденсаторы 5, 6, резистор 7, первый и второй ключевые модуляторы 8, 9, выходную шину 10, дифференциальный усилитель 11, первый и второй счетчики 12, 13, два ключа 14, 15, инвертор 16, три триггера 17, 18, 19, мультиплексор 20, два элемента И 21, 22, два интегратора 23, 24, формирователь 25 импульсов, фазочувствительный детектор 26, блок 27 пороговых элементов, элемент ИЛИ 28. 4 ил.

СООЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИХ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯМ

ПРИ ГННТ СССР (21) 4460836/24-21 (22) 18,07,88. (46) 30,03.90. Бюл. № 12 (72) Г. С.Власов,и В,FI,Кожухов (53) 621.374.34(088.8) .(56) Asторское свидетельство СССР

Р 1370756, кл. G 05 В 1/01, )986, (54) СРАВНИВЛЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к импульсной технике и может быть использовано в аналого-цифровых преобразователях, устройствах сравнения, а также в устройствах настройки и функциональной подгонки интегральных цифроаналоговых преобразователей. Цель изобретения — повышение помехоустойчивости к помехе импульсного типа и надежности за счет упрощения. Введение второго конденсатора 8, инвертора 6, триггера 19 с их связями позволит исключить влияние импульсной помехи на значение корректирующего напряже„,SU„„155412 (51)5 H 03 К 5/24 С 05 В 1/01 ния, что повышает помехоустойчивость, При этом исключается необходимость в дополнительном ключевом модуляторе.

Повьш ение помехоъащищенности достигается за счет интегрирования импульс-ной помехи на всем интервале коррекции и получения измерительной информации с привязкой к периоду напряжения питающей сети, Сравнивающее устройство содержит входные шины 1, 2, шину 3 напряжения питающей сети, задающий генератор 4, первый и второй конденсаторы 5, 6, резистор 7, первый и второй ключевые модуляторы

8, 9, выходную шину 10, дифференциальный усилитель 11, первый и второй счетчики 12„ 13, два ключа 14 15, ин- ® вертор 16, три триггера 17, 18, 19, мультиплексор 20, два элемента И 21, 22, два интегратора 23, 24, формирователь 25 импульсов, фазочувствительный детектор 26,.флок 27 пороговых элемен- Д тов, элемент ИЛИ 28. 4 ил,,1554129

Изобретение относится к импульсной технике и может быть использовано в аналого-цифровых преобразователях, устройствах сравнения электрических сигналов, а также в устройствах

5 настройки и функциональной подгонки интегральных цифроаналоговых преобразователей (ЦАП), Цель изобретения — повьппение поме10 хоустойчивости к помехе импульсного типа и надежности путем упрощения.

На фиг.1 изображена функциональ-.. ная схема предлагаемого устройства; на фиг,2-4 — эпюры напряжений на вы" ходах основных элементов предлагаемого устройства.

Сравнивающее устройство содержит входные шины 1 и 2, шину 3 напряжения питающей сети, задающий генератор 4, первый и второй конденсаторы

5 и 6, резистор 7, первьп и второй ключевые модуляторы 8 и 9, выходную шину 10, дифференциальный усилитель

11, первьпЪ и второй счетчики 12 и

13„ два ключа 14 и 15, инвертор 16, три триггера 17-19, мультиплексор

20, два элемента И 21"и 22, два интегратора 23 и 24, формирователь 25 импульсов, фазочувствительный детектор 26,, блок 27 пороговых элементов, элемент ИЛИ 28. Выход блока пороговых элементов соединен с выходной шиной 10, а вход подключен к выходу . второго интегратора 24, информационный вход которого соединен с выходом фазочувствительного детектора 26, первый вход которого соединен с выходом второго ключевого модулятора 9 и через первый ключ 14 — с входом первого интегратора 23. Выход последнего через второй ключ 15 соединен с прямым входом дифференциального усилителя

11, выход которого соединен с первым входом второго ключевого модулятора

9. Второй вход последнего соединен с. общей шиной и с одним выводом резистора ?, другой вывод которого соединен .через первый конденсатор 5 с выходом первого ключевого модулятора 8 входы которого соединены с первой и второй входными шинами 1 и 2, а управляющий вход соединен с выходом .;. первого триггера 17 и с первым входом первого элемента И 21, Шина 3 напряжения питающей сети соединена с вхо55 дом формирователя 25 импульсов. Выходы первого счетчика 12 соединены поразрядно с управляющими входами мультиплексора 20, переключаемые входы которого соединены с шинами логического нуля и единицы. Выход инвертора

16 подключен к управляющему входу второго ключа 15, а вход — к управляющему входу первого ключа 14 и к прямому выходу второго триггера 18, счетный вход которого соединен с первыми входами элементов И 21, 22 и с прямым выходом первого триггера 17 и с входом синхронизации третьего триггера 19. Информационный вход последнего соединен с выходом формирователя 25 импульсов, прямой выход подключен к второму входу первого элемента И 21 и к входу R-обнуления второго счетчика 13, а инверсный выход третьего триггера 19 соединен с вторым входом второго элемента И 22, Третий инверсный вход последнего соединен с.входом обнуления первого счетчика 12, с входом обнуления второго интегратора 24 и с выходом стар-.. шего разряда второго счетчика 13, счетный вход которого соединен с выходом второго элемента И 22,, а выходы младших разрядов подключены к входам элемента ИЛИ 28, выход которого ооединен с входом стробирования блока 27 пороговых элементов, Выход мультиплексора 20 соединен с управляющим входом второго ключевого модулятора 9, второй вход которого подсоединен к общей шине и через второй конденсатор 6 — к прямому входу дифференциального усилителя 11.

Выход первого элемента И 21 соединен с управляющим входом фазочувствительного детектора 26, Счетный вход первого триггера 1.7 соединен с выходом переполнения первого счетчика 12, счетный вход которого подключен к выходу задающего генератора 4, На . фиг.2-4 эп1оры напряжений U, U U

П, U<< U>, U» U <<> U<» 11, U>y, Ugg Ц, U g3 на выходах элементов

4, 20, 17, 9, 11 и т,д.

Устройство сравнения работает следующим образом.

Сравниваемые напряжения U и U подаются на шины 1 и 2, На шину 3 .. подается переменное напряжение (предположительно с вторичной обмотки сетевого трансформатора блока питания устройства) частотой 50 Гц, Формиро- < ватель 25 формирует из этого напряжения импульсы с периодом „равным 40 мс со скважностью, равной двум, Эти им1554129

Таким образом, если известное устройство можно квалифицировать как устройство с постоянной коррекцией во веем измерительном интервале, то предлагаемое устройство можно отнести к устройству с плавающим напряжением коррекции в измерительном интервале

20 мс. Преимущество второго решения очевидно с точки зрения подавления импульсной наводки, а также подавле.ния влияния сетевой помехи на результат корректирующего напряжения UПолагая основным назначением иэобретения точную фиксацию момента равенства входных напряжений U и П, что необходимо обеспечить в процессе настройки и функциональной подгонки интегральных ЦАП» которые выполняются на тонкопленочных цепочных резистивных элементах и подгоняются фиксацией относительного равенства своих плеч, считаем, что на вход дифференциального усилителя 11 поступает сигнал низкого -уровня, усиление которого 5 не приводит к существенным искажениям формы, При этом без существенного ущерба исключаются. дополнительный ключевой модулятор, установленный в известном устройстве между первым конденсатором и инвертирующим входом дифференциального усилителя, опускаются также элементы задержки, формирующие сигналы управления на цепь измерительного канала, что упрощает устройство сравнения.

На фиг.4 показан процесс получения измерительной информации (фиг,4, эпю0.,7» U „, UZq» U, » U „), Управляющий.сигнал частотой 25 Гц и скваж- 40 ностью, равной двум, синхронизированный с промодулированным сигналом, который поступает. с выхода ключевого модулятора 8, на 20 i«c разрешает прохождение импульсов U через первый элемент И 21, на управляющий вход фазочувствительного детектора

26, который выполнен таким образом, что при U„I U IIa вход интегратора

24 поступают положительные импульсы

1 двухполярного сигнала U > а при

U > U на вход интегратора 24 поступают отрицательные импульсы двухполярного сигнала U . В течение 20мс (фиг,4, эпюра U ) интегратор 24 заряжается до уровня А, пропорционального амплитуде импульсов U (фиг,3, эпюра U>). На интервале (t<-t ) производится снятие результата, Сигнал 0 8, снимаемый с выхода элемента

ИЛИ 28» осуществляет стробирование блока пороговых элементов) результатом опроса которого и является выходная информация, снимаемая на выходную шину 10, Таким образом, интегратор 23 предлагаемого устройства через один период модулированного сигнала П,, производит выделение постоянной составляющей из выходного сигнала усилителя 11 согласно следующей математической модели:

-г,»» и„„,=- -; 1 (к(е,.)+v, ) de.1

Ct

Тм — — — V = -К V

Ь1 И » где — постоянная времени интегратора 23

K> — коэФФициент передачи интег.ратора 23;

V„,. — постоянная составляющая выходного сигнала ключевого модулятора в i-м периоде модулирующего сигнала от начала интервала t -с (фиг.4, 7 "»)»

Т„, — йериод модулирующего сигнала U,„, Т„

При K„=1 (К и=- ) уже эа первый

l такт работы интегратора 23 происходит компенсация постоянной составляющей Ч„; (т,к, Б„„ =-V „) . Вследствие того, что постоянная составляющая выходного сигнала ключевого модулятора 9 характеризует, смещение средней линии входного напряжения (т,е. неравенство установившихся значений положительных и отрицательных амплитуд импульсов), то,компенсируя ее, мы тем самым добиваемся устранения влияния импульсных помех на результат компенсирования, т.е, повышаем помехоустойчивость сравнивающего устройства.

Вследствие того, что в предлагаемом устройстве сравнения снятие конечной информации происходит в строго определенном временном интервале в результате стробирования блока 27 пороговых элементов» то нет необходимости в запускающей шине и дополнительных связях. В целом предлагаемое устройст" во в сравнении с известным устройст вом характеризуется повьппенной поМе- хоустойчивостью и разрешающей способностью при относительной простоте ре1554129 ализации, что достигается дополнительным введением запоминающего конденсатора 6, инвертора 16 триггера 19 и дополнительных связей, 5

Формула изобретения

Сравнивающее устройство, содержащее входные шины, подключенные к входам первого ключевого модулятора, ши- 10 ну напряжения питающей сети, задающий генератор, первый конденсатор, резистор, второй ключевой модулятор, выходную шину, дифференциальный усилитель, два счетчика, два ключа, два триггера, мультиплексор, два элемента И, два интегратора, формирователь импульсов. фазочувствительный детектор, элемент ИЛИ и блок порого-; вых элементов, выход которого соединен с выходной. шиной, а вход подключен к выходу второго интегратора, информационный вход которого соединен с выходом фазочувствительного детек тора, первый вход которого соединен с 25 выходом второго ключевого модулятора ,и через первый ключ - с входом пер, вого интегратора, выход которого через второй ключ подключен к прямому входу дифференциального усилителя, 3О выход которого соединен с первым вхо . дом второго ключевого модулятора, его второй вход соединен с общей шиной и с одним выводом резистора, другой вывод которого соединен через первый конденсатор с.выходом первого ключевого модулятора, управляющий вход которого соединен с выходом первого триггера и с первым входом первого элемента И, шина напряжения питающей gg сети соединена с входом формирователя импульсов, а выходы первого счетчика соединены поразрядно с соответствующими.управляющими входами мультиплексора, переключаемые входы которого соединены с соответствующими шинами

i-го логического нуля и с шинами i-й логической,.единицы, о т л и ч а ю щ ее с я тем, что, с целью говышения помехоустойчивости и надежности, дополнительно введены второй конденсатор, третий триггер и инвертор, выход которого подключен к управляющему вкоду второго ключа, а вход — к управляющему входу. первого ключа и к прямому выходу второго триггера, счетный вход которого соединен с первыми входами элементов И и с входом синхронизации третьего триггера, инфррмационный вход которого соединен с выходом формирователя импульсов, поямой выход под;ключен к второму входу первого элемента И и к входу R-обнуления второго счетчика, а инверсный выход третьего триггера соединен с вторым входом второго элемента И, третий инверснйй вход которого соединен с входом обнуления первого счетчика, с входом обнуления второго интегратора и с выходом старшего разряда второго . счетчика, счетный вход которого соединен с выходом второго элемента И, а выходы младших разрядов подключены

I к соответствующим входам элемента

ИЛИ, выход. которого соединен с входом, стробирования блока пороговых элементов, причем выход мультиплексора сое," динен с управляющим входом второго ключевого модулятора, второй вход которого подсоединен к общей шине и через второй конденсатор к прямому входу дифференциального усилителя, выход первого элемента И соединен с, управляющим входом фазочувствитель—

; ного детектора, счетный вход первого триггера соединен с выходом переполнения первого счетчика, счетный вход которого подключен к выходу задающего генератора, 1554129

Составитель Н.Маркин

Техред Л,Сердюкова

Редактор С,Лисина

Корректор А.Обручар

Заказ 465 Тираж 662 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101