Цифровой фильтр

 

Изобретение относится к радиотехнике и может быть использовано в устройствах цифровой обработки сигналов. Цель изобретения - повышение точности фильтрации путем увеличения отношения С/Ш на выходе устройства. Поставленная цель достигается тем, что в цифровой фильтр, содержащий сумматор 5, блок 6 памяти и формирователь 9 синхроимпульсов введены компаратор 2, элемент ИЛИ 3, инвертор 4 и делитель 7 кода. Введение дополнительных блоков с соответствующими связями позволяет суммировать выходной код блока 6 не с разностным кодом, а с логической "1", что, в свою очередь, позволяет получить большее отношение С/Ш на выходе фильтра. 1 ил.

СОЮЗ СОНЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУ БЛИН

„„SU„„1555 2 (51)5 Н 03 Н П7/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCH0MЪ СВИДЕТЕЛЬСТВУ

3Ь

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

IlO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4404490/24-09 (22) 05.04.88 (46) 07.04.90. Бюл. и 13 (71) Специальное конструкторско-технологическое бюро Физико-механического института им. Г.В. Карпенко АН УССР (72) В.В. Руденко, А.А. Бабушкин, С.В. Шаблов и Н.Т. Тынная (53) 681 ° 323.72(088.8) (56) Патент Японии У 53-34700, кл. Н 03 Н 7/26, 1978. (54) ЦИФРОВОЙ ФИЛЬТР (57) Изобретение относится к радиотехнике и может быть использовано в устройствах цифровой обработки сигналов., 2

Цель изобретения — повышение точности фильтрации путем увеличения отношения С/Ш на выходе устройства. Поставленная цель достигается тем, что в цифровой фильтр, содержащий сумматор 5, блок 6 памяти и формирователь

9 синхроимпульсов, введены компаратор

2, элемент ИЛИ 3, инвертор 4 и делитель 7 кода. Введение дополнительных блоков с соответствующими связями позволяет суммировать выходной код блока

6 не с разностным кодом, а с логической "1", что, в свою очередь, позволя-ет получить большее отношение С/Ш на выходе фильтра. 1 ил.

1555823

Изобретение относится к радиотехнике и может быть использовано в устройствах цифровой обработки сигналов.

Цель изобретения — повышение точ5 ности фильтрации путем увеличения отношения сигнал/шум на выходе цифрового фильтра.

На чертеже приведена электрическая структурная схема цифрового фильтра.

Цифровой фильтр содержит вход компаратор 2, элемент ИЛИ 3, инвертор

4, сумматор 5, блок 6 памяти, делитель 7 кода, выход 8, формирователь .

9 синхроимпульсов и тактовый вход 10. 15

Цифровой фильтр при накоплении информации работает следующим образом.

В текущий момент времени пТ входной ш-разрядный код А„ поступает на вход 1., а затем на первый вход компа- 20 ратора 2, на второй вход которого поступает выходной ш-разрядный код предыдущего выходного отсчета В„,.Вкомпараторе 2 происходит. сравненйе кодов

Ад и Вд,. IfpH этом Возможно Одно из 25 трех состояний: . А „, = В„,, А„,ъ В„ „

А„ (В „. В результате сравнения на том выходе компаратора 2, который соответствует данному состоянию, устанавливается " t", а на остальных двух выходах в этот момент устанавливается "0". С третьего выхода компаратора 2 сигнал поступает на вход инвертора 4 и второй вход элемента ИЛИ 3, на первый вход которого поступает сигнал с второго выхода компаратора 2 ° Первый выход компаратора 2 непо1 средственно соединен с первым управляющим входом сумматора 5, Устанавливаемая на первом или втором управляющих входах сумматора 5 "1" формирует соответственно сигнал управления на суммирование или вычитание

m-разрядного кода, поступающего на первый вход сумматора 5, с "1" или с и н

0, поступающих на второй вход сумэ 45 матора 5. Полученный в результате алгебраического суммирования суммарный выходной код записывается в блоке 6.

Задержанный на период повторения суммарный выкодной код с выхода блока 6 поступает на первый вход сумматора 5 для дальнейшего суммирования с "1" .или "0", .а также на вход делителя 7 кода, в котором происходит его усредн ие. В резу ьтате на выходе блока 7 55 получают m-разрядный код В„ „ который поступает на второй вход компаратора .2 для дальнейшего сравнен.:.я с входным

m-разрядным кодом, а также на выход

8. В формирователе 9, на вход которого с тактового входа 10 поступают синхроимпульсы, формируются синхроимпульсы, которые управляют работой блоков 2, 6 и 7.

При накоплении информации в работе цифрового фильтра возможны три варианта.

Первый вариант. В исходном состоянии А„>В„,, поэтому в результате сравнения значений входного и выходного кодов в компараторе 2 на втором выходе должна установиться "1". На первом и, третьем выходах компаратора 2 устанавливается "0". В результате на выходе элемента ИЛИ 3 появляется "1", которая поступает на второй управляю= щий вход сумматора 5 и формирует сигнал управления для суммирования поступающего на первый вход сумматора 5 суммарного выходного кода с "1", которая подается на второй вход сумматора 5 с выхода инвертора 4. Полученная сумма задерживается в блоке 6.

Задержанный на период повторения суммарный выходной код с выхода блока 6 одновременно поступает на первый вход сумматора 5 для дальнейшего суммирования с "1" и на вход делителя 7 кода, в котором происходит его усреднение.

В результате на выходе делителя 7 кода получают m-разрядный код, который поступает на второй вход компаратора 2 для дальнейшего сравнения с входным сигналом А„ и на выход 8 °

Суммирование с "1" суммарного выходного кода, поступающего на первый вход сумматора 5, происходит до тех пор„ пока на наступит установившийся режим работы цифрового фильтра, при котором значение выходного кода В„, отличается от значения входного кода

А„ на единицу, а отношение сигнал/шум ,на выходе цифрового фильтра максимально для данных условий работы.

Второй вариант. В случае, когда значение выходного кода В„,окажется

-большим, чем значение входного кода

А„, т..е. А„(В„,, на первом выходе компаратора 2 устанавливается "1".

На Втором и третьем выходах компаратора 2 устанавливается "0". Поступление "1" на первый управляющий вход сумматора 5 формирует сигнал управления ьа вычитание "1", поступающей на второй вход сумматора 5, из значения суммарного выходного кода, постуСоставитель С. Музычук

Редактор И. Шмакова Техред A,Kðàâ÷óê Корректор Н. Король

Заказ 561 Тираж 653 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãîðîä, ул. Гагарина,101

155582 пающего на первый его вход. Получен- . ная разность задерживается в блоке 6, а затем накопленная информация поступает одновременно на первый вход сумматора 5 для дальнейшего вычитания с

"1" и на вход делителя 7 кода, в котором суммарный сигнал усредняется и поступает на выход 8. Одновременно выходной m-разрядньп код поступает

10 на второй вход компаратора 2, в котором сравнивается с входным m-разрядным кодом.

Когда наступает равенство сигналов, т.е. А „= В „,, на третьем выходе компаратора 2 появляется "1", на первом и втором выходах — "0". На выходах инвертора 4 устанавливается "0", а элемента ИЛИ 3 - "1". В этом случае суммарный выходной код, поступающий с 20 выхода блока 6 на первый вход сумматора 5, суммируется с "0". На входе блока 6 появляется неизменяющийся суммарный выходной код, который задерживается в блоке 6, а затем поступает на 25 первый вход сумматора 5 и вход делилея 7 кода," с выхода которого поступает на вход компаратора 2 для сравнения с входным кодом А> и на выход 8.

Формула изобретения

Цифровой фильтр, содержащий формирователь синхроимпульсов, вход кото3

6 рого является тактовым входом вского фильтра, н последовательно соединенные сумматор и блок памяти, выход которого соединен с первым входом сумматора, а тактовый вход блока памяти соединен с выходом формирователя синя хроимпульсов, о.,т л и ч а ю шийся тем, что, с целью повышения точности фильтрации путем увеличения отношения сигнал/шум на выходе цифрового фильт ра, введены элемент ИЛИ, инвертор, компаратор, первый вход которого является входом цифрового фильтра, первый выход компаратора соединен с первым управляющим входом сумматора, второй выход компаратора соединен через элемент ИЛИ с вторым управляющим входом сумматора, а третий выход компаратора соединен с вторым входом элемента ИЛИ и через инвертор с вторым входом сумматора, и делитель кода, вход которого соединен с выходом блока памяти а. выход является выходом цифрового фильтра и соединен с вторым входом компаратора, управляющий вход которого соединен с управляющим входом делителя кода и выходом формирователя синхроимпульсов.