Устройство для деления с самоконтролем

 

Изобретение относится к автоматике и вычислительной технике, может быть использовано при построении операционных блоков цифровых устройств и является усовершенствованием устройства по а.с.cccpN1483455. Цель изобретения - повышение достоверности контроля устройства. Устройство содержит регистр 1 остатка, регистр 2 делителя, умножитель 3, блок 4 памяти, коммутатор 5, вычитающий счетчик 6, триггер 7, элементы И 8,16, сумматор - вычитатель 9, регистр 10 частного, регистр 11 эталона, элемент ИЛИ-НЕ 12, блок 13 управления, счетчик 14 циклов, блок 15 поразрядного сравнения, элементы ИЛИ 17,18. Контроль устройства осуществляется проверкой правильности работы блока 4 памяти, на выходе которого не должен появляться нулевой код в P разрядах, и сравнением на блоке 15 равенства состояний регистра 10 частного и регистра 11 эталона. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК, Я0 1558ЗЩ А2 (g))g G 06 F 11/10ь 7/50 у (" Q ô ñ.т

ОПИСАНИЕ ИЗОБРЕТЕНИЯ и A ВТОРСКОМУ СВИДЕТЕЛЬСТВУ блок 4 памяти, коммутатор 5, вычитающий счетчик 6, триггер 7, второй элемент И 8, сумматор-вычитатель 9, регистры частного 10 и эталона 11, элемент ИЛИ-НЕ 12, блок 13 управления, счетчик 14 циклов, блок 15 поразрядного сравнения, первый элемент И 16, элементы ИЛИ 17 и 18.

Блок 13 управления (фиг. 3) содержит триггеры 19-22, элементы ИЛИ 23 и

24, элементы И 25-29, элементы 30-32, задержки, входы и выходы 33-40 блока. Я

Устройство работает следующим образом.

В исходном состоянии в регистре 2 находится делитель, в младших разрядах регистра 1 — делимое, счетчик 14

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (61) 1483455 (21) 4363703/24-24 (22) 24. 10.87 (46) 23.04.90. Бюл. ¹- 15 (72) А.И. Бобровский, А.В. Воеводин, Д,В.Мелаев и А.М.Трубицын (53) 681 . 3 (088. 8) (56) Авторское свидетельство СССР № 1483455, кл. G 06 F 11/00, 1987. (54) УСТРОИСТВО ДЛЯ ДЕЛЕНИЯ С САМОКОНТРОЛЕМ (57) Изобретение относится к автоматике и вычислительной технике, может бьггь использовано при построении операционных блоков цифровых устройств и является. усовершенствованиИзобретение относится к автоматике и вычислительной технике, может бьггь использовано при пострсении операционных блоков цифровых устройств и является усовершенствованием изобретения по авт.св. ¹ 1483455.

Целью изобретения является повьппение достоверности контроля устройства.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2 — граф переходов состояний и выходов блока управления; иа фиг. 3 — функциональная схема блока управления.

Устройство для деления с самоконтролем (фиг. 1) содержит регистры остатка 1 и делителя 2, умножители 3, 2 ем устройства поавт.св.ГССР № 1483455..

Цель изобретения — повышение достоверности контроля устройства. Устройство содержит регистр 1 остатка, регистр 2 делителя, умножитель 3, блок

4 памяти, коммутатор 5, вычйтающий счетчик 6, триггер 7, элементы И

8, 16, сумматор-вьгчитатель 9, регистр l0 частного, регистр 11 эталона, элемент ИЛИ-НЕ 12, блок 13 управления, счетчик 14 циклов, блок 15 поразрядного сравнения, элементы ИЛИ 17, 18.

Контроль устройства осуществляется проверкой правильности работы блока

4 памяти, на выходе которого не должен появляться нулевой код в р разрядах, и сравнением на блоке 15 равенства состояний регистра 10 частного и регистра 11 эталона. 3 ил.

1559346 находится в исходном состоянии (обнулен или в нем записан код дополнения j =О), триггер 7 обнулен (на инверсном выходе — единичный сигнал, разрешающий запись. в регистр 11 эталона) . По сигналу "Пуск", означающему начало операции деления, блок 13 управления переходит из состояния А в состояние А . При этом содержимое 10 счетчика 14 увеличивается на единицу (j+1), исходное делимое в регистре

1 сдвигается, в результате чего в регистре 1 формируется очередное депимое. Далее по значению соответствую- 15 щих старших разрядов делителя и очередного делимого, поступающих из регистров 2 и 1 на соответствующие разряды адресного входа блока 4, выбирается р-разрядный код, являющийся пред-29 варительным значением очередных разрядов частного.

Код предварительного значения част. ного поступает на вход умножителя 3, содержимое р разрядов кода предвари- 25 тельного значения частного — на вход вычитающего счетчика 6 и входы р- входового элемента ИЛИ-НЕ 12. Если значения всех р разрядов этого кода рав- ны нулю, то на выходе элемента ИЛИ- 3р

НЕ 12 появится "1", которая поступает на вход двухвходового элемента И 16, на второй вход которого поступает

"1" с выхода 34 блока 13 управления, а на выходе элемента И 16 — "1", сви- 35 детельствующая об ошибке или сбое в работе блока 4.

Затем .блок 13 переходит из состояния А< в состояние А . При этом код, выбранный из блока 4, умножается в 40 умножителе 3 на делитель, а р разрядов кода записываются в вычитающий счетчик 6. Получившееся в умножителе

3 произведение вычитается в сумматоре-вычитателе 9 из очередного делимо- 45

ro, а результат (очередной остаток) записывается в регистр 1. Если очередной остаток неотрицательный, блок 13 управления переходит из состояния А в состояние Ai, производится запись 5р р разрядов частного в регистры частоты 10 и эталона 11, и далее аналогично формируются значения очередных р разрядов частного до появления сигнала

"Стоп" из счетчика 14.

Запись в регистр 11 эталона производится только в первом цикле выполнения операции деления. Если в счетчике 14 циклов записан код дополнения

j+2, на вход триггера. 7 подается "1", переводящая триггер 7 в единичное сос тояние. На инверсном выходе триггера

7 — нулевой сигнал, запрещающий запись в регистр 11 эталона, на прямом выходе триггера 7 — "1", которая поступает на вход элемента И 8.

Если в каком-либо цикле очередной остаток окажется отрицатепьным, то блок 13 управления переходит из состояния А в состояние A . Это означает, что выбранный из блока 4 код на единицу мпадшего разряда больше истинного. Поэтому содержимое вычитающего счетчика 6 уменьшается на единицу и к содержимому регистра 1 с помощью сумматора-вычитателя 9 прибавляется делитель (происходит восстановление остатка). Далее блок 13 управления переходит в состояния А,. и цикл деления повторяется.

Если в каком-либо цикле деления значения р разрядов предварительного кода частного равны О, то на выходе элемента И 16 появляется сигнал "1", свидетельствующий об ошибке или сбое в работе блока 4. С выхода элемента

И 16 сигнал ошибки поступает на вход элемента ИЛИ 18, на выходе которого появляется сигнал "1", свидетельствующий об ошибке устройства.

При появлении сигнала "Стоп" из счетчика 14 циклов на выходе элемента И 8 появляется сигнал "1", разрешающий считывание разрядов Z,,...Zgp частного из регистра 10 частного и э э разрядов Z„...Z, эталонного значения из регистра 11 эталона, и происходит сравнение Е „... Z u Z „... Z „блоком э э

15 поразрядного сравнения. fIo сигналу "Стоп" из счетчика 14 циклов блок

13 переходит из состояния А в состояние Ао, и сигналом "Сброс" происходит обнуление счетчика 14 циклов и триггера 7. Если значения Z <...Z э э и Z„...Z<< нне е ссооввппааддааюютт, значит произошел сбой или отказ в работе регистра 10 частного, и на одном или нескольких выходах блока 15 появляется единичный сигнал, который подается на входы р-входового элемента ИЛИ 17, на выходе элемента ИЛИ 17 — "1", поступающая на вход элемента ИЛИ 18; на выходе элемента ИЛИ 18 — единичный оигнал, свидетельствующий об ошибке устройства.

15 формула изобретения

Устройство для деления с самоконтРолем по авт.св.СССР 11483455,о тл и-.

1 ч а ю »ц е е с я тем, что, с целью повьппения достоверности контроля, в устройство введены второй элемент И, два элемента ИЛИ, триггер, регистр эталона и блок поразрядного сравнения, причем первьп» выход блока управления соединен с нулевым входом триггера, инверсньп» выход которого соединен с входом записи регистра эталона, выход которого соединен с первым информационным входом блока поразрядного сравнения, второй информационньп» вход которого соединен с информационным выходом регистра частного, пер5934б 6 вь»»» вход второгo элемента И и тактовьп» вход блока поразрядного срав»»е»п»»» подключены .к выходу перепбл»»ен»»я счетчика циклов, прямой выход триггера соединен с вторым входом второго элемента И, выход которого соединен с входами считывания регистра частного и регистра эталона, выходы блока поразрядного сравнения соединены с входами первого элемента ИЛИ, выход ко торого соединен с первым входом гторого элемента .ИЛИ, второй вход которого соединен с выходом первого элемента-И, выход второго разряда счетчика циклов соединен с единичным входом триггера, выход второго элемента ИЛИ является выходом ошибки устройства, 1559346 фее.У

Составитель В. Гречнев

Редактор И.Иулла Техред M. Ходанич Корр ектор Т . Палий

Заказ 838 Тираж 569 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101