Устройство для контроля микропроцессорной системы

 

Изобретение относится к вычислительной технике и может быть использовано при построении надежных микропроцессорных систем. Целью изобретения является повышение достоверности контроля микропроцессорной системы в процессе функционирования. Устройство содержит блоки 1, 14 постоянной памяти, мультиплексор 3, счетчик 4, схему 5 сравнения, элементы И 6, 12, 13 и 15, триггер 7 и элемент ИЛИ 10. Устройство обеспечивает контроль микропроцессорных систем с тремя шинами. При этом обнаруживаются два типа некорректных ситуаций. Устройство обеспечивает обнаружение некорректных обращений к устройствам контролируемой микропроцессорной системы, а также обнаружение некорректных ситуаций, связанных с пропуском полностью команд программы или машинных циклов в выполняемой команде. При наличии любой некорректной ситуации активизируется выход ошибки устройства, который может соединяться с входом запроса прерывания процессора системы. В этом случае обеспечивается переход к выполнению подпрограммы обработки прерывания по ошибке с целью принятия необходимых действий. 2 ил., 3 табл.

сс603 сОВетсних социдлистичесних

РЕСПУЬЛИН (51) 5 с 06 Р 11/28

ГОСУДАРСТВЕННЫЙ НОМИТЕТ по иаоюетения и отнРытиям пРи гннт оса (21) 4454676/24-24 (22) 05.07 .88 (46) 23.05.90. Бюл. Р 19 (71) Рыбинский авиационный технологический институт (72) В,М.Комаров (53) 68 1.3 (088.8) (56) Авторское свидетельство СССР

Ф 1260960, кл. С Об F 11/ОО, 1985.

Авторское свидетельство СССР

1487045, кл. С 06 F ff/00, 1987.

„,SU.,: 1566332 А 1

2 (54) УСТРОЙСТВО . ЛЯ КОЛТРОПЯ И11КРОЦРОЦКССОРНОй СИСТКж (5!) ffяобретенне относится к вычислительной технике и может быть исполввовано при построен1ш надежных и:ткропроцессорных си тем. Целью иаобретенпя является повышение достовернос.и Kc:tòpñëë мнкропроцесctplloA с1ит мы в процессе функционирования.

Устройство содержит блоки 1, 14 постоянной памятп, мультиплексор 3, 1566332 с етчик 4, схему 5 сравнения, элемепть И 6, 12, 13 и 15; триггер 7 и элемент ИЛИ 10, Устройство обеспечивает кОнтроль микропроцессорных систем с тремя шинами. При этом обнаружнвают5 ся два типа некорректных ситуаций.

Устройство обеспечивает обнаружение нЕкорректиых обращений.к устройствам контролируемой микропроцессорной сис- 1О т мы, а также обнаружение некорректных ситуаций, связанных с пропуском

Изобретение относится к вычислительной технике и может быть использовано при построении надежных микропроцессорных систем.

IIesrb изобретения - повышение достоверности контроля микропроцессорной системы в "процессе ее функциони- 25 рования.

На фиг. 1 изображена структурная схема устройства; на фиг. 2 - временные диаграммы его функционирования.

Устройство для контроля микропроцессорной системы содержит (фиг. 1) первый блок 1 постоянной памяти, первый адресный вход которого соединен с первой группой линий адресного входа 2 устройства, мультиплексор 3, первый управляющий вход которого сое3S динен с первым выходом первого блока

1 постоянной памяти, последовательно соединенные счетчик 4, схему 5 сравнения, первый элемент И 6 и триггер

7, выход которого является выходом 8 ошибки устройства, а вход сброса соединен с входом сброса счетчика 4 и входом 9 сброса устройства, элемент

ИЛИ 10, выход которого соединен с первым информационным входом мультиплексора 3, первый вход — с входом

"Подтверждение прерывания", а второй

rt l t вход — с входом Чтение памяти информационного входа 11 устройства, второй инфориационньп вход мультиlI плексора 3 соединен с входом Запись в память", четвертьпi информационный

lf It вход - с входом Запись в стек, пятый информационньп вход - с входом

-55

"Чтение стека", шестой информационныи вход - с входом "Вывод", третий инll формационный вход:- с входом Ввод", а второй управляющий вход — с входом полностью команд программы или машинных циклов в выполняемой команде. При наличии любой некорректной ситуацик активизируется выход ошибки устройства, который может соединяться с o êîдом запроса прерывания процессора системы. В этом случае обеспечивается переход к выполнению подпрограммы обработки прерывания по ошибке с. целью принятия необходимых действии, 2 ил., 3 табл.

I пЗагрузка данных" устройства и вторым адресным входом первого блока 1 по-. стоянной памяти, второй 12 и третий

13 элементы И, второй блок 14 постоянной памяти, адресный вход которого соединен с второй группой адресного входа 2 устройства, а вход выборкис вторым выходом первого блока 1 постоянной памяти, третий выход которого соединен с входом стробировапия мультиплексора 3, седьмой информационный вход которого соединен с ныхо" дом. второго элемента И 12, прямой вход которого соединен с вторым входом первого элемента И 6 и линией

"Чтение памяти" информационного входа 11 устройства, а инверсный вход— с третьим входом первого элемента И 6 и линией "Чтение памяти" информационного входа 11 устройства, четвертый элемент И 15, выход которого соединен .с входом синхронизации счетчика 4, информационный вход которого подключен к входу логического нуля, а -счетный вход — к выходу третьего элемента И 13, прямой вход которого соеди- .нен с первым входом четвертого элемента И 15 и выходом мультиплексора

3, а инверсный вход - с вторым входом четвертого элемента И 15 и первым выходом второго блока 14 постоянной памяти, второй выход которого соединен с вторым входом схемы 5 сравне ния.

Устройство обеспечивает контроль наиболее распространенной микропроцессорной системы с тремя шинами: шиной адреса, шиной данных и шиной управления. Чля обеспечения контроля микропроцессорной системы информационный вход 11 предлагаемого устройст1332 6

Нормальное функционирование контролируемой м:IKpo: роце,ссорной системы сводится к ньнсoaII=1шю команд IIporpaIIЩ мы, расположенной н программной памяти. При этом н микроироцессорнь1х системах (например, иа базе микропроцессора ЕР58ОИЕЯОА) каж",ая команда выполняется н те 1ение нескольких Mà,ф5 шпиль!х циклон каждый из KoTOpbix сос» тоит из нескольких машинных тактов.

Ка,сдь1й м",ш11нный цикл снлзаи c:обращением к внешним по отношению к процес сору устройствам (ПЗУ, ОЗУ, стеклу, 50 УВВ) и, следовательно, ири нормальном функцион1!poIJaIIIIII системы в каждом мапп1нном цикле должен генериронатьсл один уиранллющи11 сигнал, строго соотнетстн чи сий, строй1стну> K котс 1ром

Осушестн11я ется об| ашение.

В сос:тан шинн управления типовой микропроцессорной системь входят следующие сигналы. ссуцестнплюцие обращенил к ее устройствам: "Чтение иа5 13( ва подключается к уиравллющей шине, а адресный вход 2 — к адресной шине контролируемой системы, вход сброса

9 - к входу сброса микропроцессора, а выход сигнала ошибки 8 может подключаться к входу запроса прерывания микропроцессора или использоваться другим образом.

В общем случае контролируемая микропроцессорная система содержит блок постоянной памяти (ПЗУ), блок оперативной памяти (ОЗУ), в которой организуется стек, и устройства ннода-вывода (УВВ), На стадии программирования программист должен распределить зону адресного пространства микропроцессора и закре1шть за каждым из устройств системы определенную адресную зону. При этом, как правило, часть адресного пространства остается неиспользованной.

Пля обращения к конкретному устройству микропроцессор формирует на шине адреса соответствующий код, обеспечивающий активацию выбранного устройства, и генерирует соответствующий управляющий с.игнал, Плл у«рощения селекции выбираемого устройстна распределение адресов осуцестнляетсл таким образом, чтобы по старшим разрядам адреса можно было бь определить устройство, к которому осуществляется обращение. Еоличестно используемых для этого старпг1х разрлдон определяется минимальным объемом адресного пространства, закрепляемогo за каким-либо устройством микропроцессорной системы. Пусть, например, для иидентификации выбираемого устройства системы использовано 5 разрядов:

А1 А1Ф А1ь A я A<1 адрес ой ши15 ны, и зоны адресного пространства распределены н соответствии с табл. 1.

При таком составе контролируемой микропроцессорной системы устройство, к которому осуществляется обрацение, может быть указано двухразрядиым кодом. Перекодирование входного кода на старших разрядах шины 2 адреса н код, указывающий тип ныбираемого устройства, осуществляется блоком 1 постоянной памяти. Длл этого в нем по соответствующим адресам хранятся коды устройств микропроцессорной системы.

Пусть код ПЗУ 00, код ОЗУ 01, код стека 10, а код УР>В 11.

7

В качестве младшего адресного сигнала блока 1 постоянной памяти используется управляющий сигнал "Загрузк;1 данных", указынающн11 направление передачи информации 110 ппсне даииь1х контролируемой микропроцессорной системы.

При равенстве этого сигнал» логическому нулю информац.:>л ио шине данным передается из микропроцес:с:ора но внешние устройства, а ири рс1ненстне логической единице - из внешних устройств в микропроцессор, О 1енидно, что обращение к программному ПЗУ в микропроцессорной системе возможно лишь при единичном значении сигнала пЗагрузка данных". Обращение к ПЗУ прн нулевом значении этого сигнала св1щетельстнует о нарушении Ьункционирона1шл коитрс.и1руемой системы.

Обращения к остальным устройствам микропроцессорной системы являются корректными ири любом лот.ическом значении сигнала "Загрузка данных". Обращение к неиспол1 зс ванной зоне а11ресного иространс гна всегда некорректно и свидетельствует о наруп1ении функциониронанил контролируемой системь|. 1лл выявления рассмс1тренных некорректиь1х ситуаций используется доно.i:-1итель ый ni«Iopa .рядньп1 выход блока 1 постоянной памяти, появление уровня логической единицы на котором указывает на наличие н контролируемой микроироцес.сорной системе некорректной ситуации такого типа.

Таблица ист1.".:.ности блока 1 постоянной памяти ирегсстанлена н табл. 2.

7 15б6332 8

"Вывод", "Чтение стека",,"Запись в стек", "Подтверждение прерывания".

Для обращения к: внешним устройствам

5 все эти сигналы стробируются соответствующими строб-сигналами микропроцессора "Прием" или "Выдача". Кроме этих сигналов в состав шины управления входят сигналы "Чтение первого байта команды" (М1) и "Загрузка дан ных", которые используются в нестробируемом виде.

Нарушение соответствия между тином устройства, к которому осуществляется обращение по шине адреса, и активным управляющим сигналом в шине управления является некорректной ситуацией. Очевидно, что непоявление ожидаемого управляющего сигнала при обращении и некоторому устройству системы также является нарушением процесса нормального функционирования контролируемой системы. Для обнаружения некорректных ситуаций в конт- 25

Ф ролируемой системе необходимо прежде всего сопоставить тип устройства, к которому осуществляется обращение в текущий момент времени, с типом управляющего сигнала в момент обращения и зафиксировать факт его активирования. Это осуществляется мультиплексором 3 и счетчиком 4 и реализуется следующим образом.

Тип выбранного устройства одно35 значно определяется кодом с первого выхода блока 1 постоянной памяти. Разряды этого кода поступают на управляющий вход мультиплексора 3. На один

40 из управляющих входов мультиплексора

3 поступает сигнал "Загрузка данных" с шины управления, указывающий направление передачи информации по шине данных контролируемой системы. Напри45 мер, в микропроцессорной системе на базе микропроцессора КР580НК80А в качестве сигнала Загрузка данных" целесообразно исполь зовать управляющий сигнал "Запись-вывод . Использование этого сигнала позволяет отличить обращения к одному и тому же устройству контролируемой системы (например, ОЗУ, стеку, УВВ) для чтения и записи информации. Таким образом, код, поступающий на управляющий вход мульти- 55 плексора 3, обеспечивает выбор его соответствующего информационного входа ° что осуществляет настройку этого мультиплексора на прием соответствующего управляющего сигнала, используемого для обращения к внешним устройствам.

Соответствие устройств с учетом принятого кодирования (табл. 2) и управляющих сигналов в контролируемой системе приведено в табл, 3.

Настройка мультиплексора 3 обеспечивает то, что ожидаемый управляющий сигнал в момент обращения к некоторому устройству контролируемой системы всегда появляется на выбранном информационном входе мультиплексора

3 и проходит на его выход. В случае нарушения соответствия между типом устройства и управляющим сигналом активный уровень появляется на невыбранном информационном входе мультиплексора 3, и сигнал на его выходе не формируется. В случае, если при обращении к устройству контролируемой системы ожидаемый управляющий сигнаЛ не появляется, то выход мультиплексора 3 также не активируется.

В случае обращения к неиспользуемой зоне адресного пространства активируется третий выход блока 1 постоянной памяти (табл. 2), запирающий мультиплексор 3 по входу стробирования. При этом какой бы управляющий сигнал не появился на информационных входах мультиплексора 3, он не пройдет на его выход. Отсюда следует, что при корректном выполнении текущего машинного цикла обращения к какому-либо устройству контролируемой системы, на выходе мультиплексора 3 всегда формируется активный сигнал, а при некорректном выполнении сигнал на выходе мультиплексора 3 не формируется.

При этом факт появления сигнала на выходе мультиплексора 3 всегда фиксируется в счетчике 4 путем изменения его состояния. Суммирование входных сигналов в счетчике 4 осупе- . ствляется по какому-либо модулю (например, модулю 256), что опрег-,еляется разрядностью этого счетчика. Пои некорректных обращениях к контролируемой системе состояние счетчика 4 не изменяется. Отсюда следует, что состояние счетчика 4 постоянно отражает предысторию процесса функционирования контролируемой сисгемы по обращению к ее устройсT âû÷ 9 течение длительного интервала врем< ни. Оче15г.6 3 32

1Q о

3Q

40 н этот маме«т времени извлекается вполне or ðåäå««åø-: e контрольное число.

Если это контрольное число совпадает" с состоянием счетчика 4, то на выходе схемь« 5 сравнения фармируетсл

55 ««улевай уровень, =.ап««рающи««элемент

1- ° ->

И а. Паэгаму B момент оценки состояния процесс а в контролируемой систеьй. счгнал на ;=.ьлсоде элемента И 6 не появляется (фиг. 2) и ошибка «е фпк» видно, что чем больше разрядность этого счетчика, т.е. больше модуль суммирования вход««ых сигналов, тем более глубокая «редыстория процесса накапливается н нем.

Для обеспечения контроля в предлагаемом устройстне каждой команде программы, исполняемой контролируемой системой, ставится в соответствие некоторое ко««троль««ае число, Это числ вычисляется заранее как сvm4a r«o тому же модулю, что и реализуемый счетчиком 4, количестна машинных циклов всех команд, предшестнуюг(их данной команде. Контрольные числа ег«е да работы устройства размещаются в блоке

14 постоянной памяти. Выход этого блока актинируется сигналом выборки с выхода блока 1 постоянной памяти лишь в моменты обращения к программному ПЗУ (табл. 1). При этом ад-. ресный вход блока 14 постоянной «амяти подключен к тем же младыим раз рядам:шины адреса контролируемой системы, что и программное ПЗУ, и адресуется синхронно с ним. Ко«тральные числа записываются н ячейки блока

14 постоянной памяти по адреса"i, iio которым н программном ПЗУ рас«олажены первые байты команд.

В процессе функционирования контролируемой системы контроль«i o ««гла извлекаются из блока 14 «остал«!«ой памяти и сравниваются с состоя«нем счетчика 4. Если результат суммирана«ия совпадает с контрольным числом, то делается вывод а нормальном сну«кциа««ировании ко««тралируемой с««стемы.

В противном случае фиксируетсл нарушение нормального функционирана«ия системы, Сигнал, свидетельствующий о состоянии процесса Ьункцион««рона««ия контролируемой системы формируется на выходе с.хемы 5 сравнения и оценивается н машин-«ых циклах чте«ил «ервага байта команды из «рограмм«ага

ПЗУ. Эта обеспечивается стробиронанием выходного сиг«ала схемы 5 сравнения сигналами ""1тение первого байта команды" (М1) и "Чтение памяти" с помощью элемента И 6.

Рассмотрим работу предлагаемого устройства на некотором шаге функционирования контролируемой системы (фиг. 2). Пусть в результате исполнения предыдущих шагов в счетчике 4 «ra копилось некоторое число, поступаю. щее на один вход схемы 5 сравнения.

В rrpor«ecce реализации текущего шага на адресный вход 2 поступает адрес устройства «икропроцессорной системы, к которому будет осущее вляться абра» щенке в текущем машинном цикле. По старшим разрядам када адреса выбираетя информационный вход мультиплексора

3, соответствующий ожидаемому управляющему сигналу. При появлении этого сигнала он проходит через открытый в этот момент элемент И 13 на счетный. вход счетчика 4, увеличивая по спаду его состояние на единицу, Одновременно пе младшим разрядам кода адрсса из блока 14 постоянной памяти извлекается какое-та число, посту-

««ающес на другой вход схемы сравнения.

Если гекупца ь«аш« .««ый цикл не является циклам выборки «ерного байта коман-, ды, та это число может быть произноль»ым. В этом случае схема 5 сравнения абнар тинает неравенство чисел на ее входах и формирует на выходе един««чный логический уровень. Однако в этот момент а«пибка не оценивается (конъюнкция сигналов И1 и "Чтение.

«амяти" равна нулю, и элемент И 6 закрыт), что предотвращает фиксацию лс:ж«ой ош«бки н триггере 7.. Лналогич"

«ым образо. устройство функционирует на всех ь«ашп«««ых циклах, не являюп«хся машинль. и«. ц .ялам« выборки первого ба1«та ка ii>i!цн. П1)««этом 1«р««аб

p>г>е«нн к ОЗУ «» ««åï!«å осуществляетсяя до«ал«« .тел r> «511 i контроль «а отсутствие сигнала Ч1, так кпк чтение

««««формации из ОЗ." возможна лишь tlpH

«улевам з««а, е««и««этого сигнала. Это обес«:еч«ваегсл тем, что лпгпь прн

М1 = 0 элемент И 12 открыт и сигналЧтение памяти" проходит на ныход мультиплексора 3, фиксируясь в счетчике 4, В ««ашин««ь«х циклах выборки первого байта коман«и мультиплексор 3 также

«астраинается на пр«ем ожидаемого у«ранляющега с г «ала Чтение памяти

I1 Il (нли "Падтзер«сце««е прерывания") . Од««а«со из блока 14 постоянной памяти

1566 332

55 сируется, т.е. триггер 7 остается в исходном нулевом состоянии, установленном через вход 9 сброса перед началом работы устройства. По спаду сигнала " Чтение памяти" ("Подтверждение прерывания") гостояние счетчика 4 увеличивается «а единицу так же, KflK.и во всех остальных маппшных циклах, Нарушение нормального функционирования контролируемой микропроцесс рной системы может быть вызвано, и нримвр, сбоями программного счетчйка, счетчика машинных циклов, указателей косвенных адресов микропроцессора, а также отказом линий в адресной и управляющей шинах системы. !

Зто может приводить к пропуску целых команд или машинных циклов в одной

Моманде, попыткам извлечения команд газ зоны ОЗУ, «сныткам записи чисел и зону ПЗУ и т.п, Предлагаемое устройство обеспечивает выявление подоб«ых причин нарушения процесса функционирования ,контролируемой системы. Действительно, при пропуске целого количества команд

1 программы в результате сбоя прогр.-.ммного счетчика микропроцессора или ..

Мекоторогс количества машинных циклов в одной команде в результате сбоя его

Счетчика машинных циклов состояние начетчика 4 в момент очередной оценки состояния процесса будет не равно

Контрольному числу, извлекаемому из блока 14 постоянной памяти. При сбоях указателей косвенного адреса, отка:зах линий IIIHH адреса и управле«ия .возникает несоответствие между адресными и управляющими сигналами. В этом случае в момент оценки состояния процесса состояние. счетчика 4 также не будет равно контрольному числу, извлекаемому из блока 14. Во всех случаях на выходе схемы сравнения устанавливается единичный уровень, открывающий элемент И 6. В результате этото в момент оценки состояния процесса в контролируемой. системе на выходе элемента И 6 появляется сигнал, устанавливающйй триггер 7 в единичное состояние, что приводит к активированию выхода ошибки устройства и фиксации нарушения процесса нормального функционирования в контролируемой системе.

Описанным образом устройство функционирует только при воспроизведении линейных участков программы,. пе содержащих точек слияния ветвей, В этом случае каждой команде из программного

ПЗУ может быть поставлено в соответствие только одно контрольное число, Однако реальные программы всегда имеют гораздо более сложные ветвящиеся и циклические структуры и содержат точки слияния ветвей, В этих точкх значения контрольных чисел зависят от того, по какой ветви была выполнена программа, В общем случае контрольные числа при прохождении различных ветвей не совпадают. Это приьодит к тому., что каждой точке слия«ил ветвей должно быть поставлено в состветсT âèe несколько контрольных чисел. Зги числа должны выбираться в конце реал«за=ции соответствующих ветвей программы и размещаться по одному адресу блока

14 постоянной памяти, что певсзмсж«с.

При невыполнении же этого требова«ия устройство зафиксировало бы «аруше«ие процесса функцис«ирсва«ия ко«тролируемой системы, хотя такового «ет.

Для устранения этого противоречия. в.предлагаемом устройстве точки слияния ветвей программы отмечаются нуле-. выми контроль«ыми числами, а перед их реализацией осуществляется сброс предыстории процесса контроля, Для этого в блоке 14 постоянной памяти для каждой такой точки по адресу, пс которому в программном ПЗУ храпит первый байт команды, общей для всех объединяемых в данной точке ветиеп программы, размещается «улевое контрольное-число. При этом по всем адресам, пс которым в программ«см ПЗУ хранятся команды, предшествующие по всем ветвям точке слияния, в разряд блока 14 постоянной памяти, управляющий первым era выходом, записывается логическая "еди«ица". что не влияет на значения остальных разрядов выходных слов блока 14 по этим адресам. По всем остальным адресам в этом разряде записывается логический

"нуль", что обеспечивает открытое состояние элемента И 13 при выпсл«енин линейных участков программы.

В результате этого при выпсл«енин контролируемой системой команды, предшествующей по любой ветви точке слияние ветвей, на первом выходе блока 14 постоянной памяти появляется уровень логической "единицы", (фиг. 2), что обеспечивает запирание ны О 1. 13 1 ОтОР4 3 co - !if?Ieп?1 с ?3TOPoff

ГР ) ll!I и! «хо IО -3 О> О"!ы cP»«?le?If!f1 нтО рой и третий нь,ходы первогО блока постоянной п-I>fÿ Tè CneTffffle?If? C «ходом выбопк?1 вторОГ 1, блока ПОстояппой памяти и с нхО>."G>f стробпр она пя мультиплексора, входы устройст«а для подключения к ньг Одам lip?nfl»I;OII чтения памят11 и чтения;; ар 01 О б;1йтл ком 1« ды контролируемой системы соединены соответственно с прямым и иннерсш.ll

15t>F»3 элемента И 13 и отпирание элемента

И 15. Контроль состояния процесса функционирования системы в этом случае осуществляется обычным образом путем сравнения контрольного числа с выхода блока 14 постоянной памяти с состоянием счетчика 4. Однако Очередной импульс с выхода мультиплексора 3 поступит не на счетчны11 вход, а на вход синхронизации счетчика 4, что приведет к записи в него по спаду управляющего сигнала нулевого числа с его информационного входа. При выполнении команды, соответствующей точке слияния ветвей, из блока 14 постоянной памяти на один вход схемы

5 сравнения посту?п?т нулевое контрольное число, а на другой — нулевое число, отражающее состояние счетчика 4, уО

Вследствие равенства этих чисел гхеиа

5 сравнения формирует нулевой выходной,сигнал, что обеспечит запиранпе элемента И б и предотвратит фиксацию ложной ошибки при реализации точек слияния ветвей программы, нынолпяемой контролируемой системой.

При обнаружении любой Ошибки н контролируемой микропроцессорной системе устанавливается н единичное состояние триггер 7, что обеспечивает появление акт ?нного уровня на выходе

8 ошибки устройства.

Выход 8 Ошибки устройства может соединяться с входом запроса преры- вания микропроцессорной системы. В этом с ?учае Ifpll возникновении Ошибки

>зыполнепие текущей программы прерывается, и система переходит к ныпол??ели?о программы Обработки прерывания по синтаксической ошибке, Программа

40 обработки прерывания I?o ошибке может предусматри?3»ть восстановление прОцесса, нарушенного сбоем, может иметь диагностический характер (ныя?3лецие причин ошибки) илп, н простейшем слу Iae, o6ec?fe III«»Tf ocTafIof3 и??РУше??пО? > . процесса. Одновременно с повыше?п?еи достоверности контроля 1?роцесса функционирования микропроцессорной системы предлагаемое устройство имеет более простую техническую реализацию.

Действительно, по сравнению с известным О?1о содержит на три функциональных элемента меньше, а также имеет более простую структуру с меньшим количеством связей.

Ф о р и у л а и з о б р е т е н и я

Устройство чля контроля микропроцессорной системы, содержащее первый

14 блок постоянной памяти, мультиплексор, счетчик, схему сравнения, первый, второй и третий элементы 11, элемент ИЛИ, триггер, причем нхоц уст» ройства для подключения к адресному выходу контролируемой системь? соединен с группой адресных входов ffepвого блока постоянной паиятп, первый выход которого соединен с пер«ым . управляющим входом и?льтиплексора, вход сброса устройства соединен с входами установки в "О" триггера и счетчика, группа информационных выходов которого соединена с первой группой входов схемы сравнения, выход неравенства которой соединен с перным входом первого элемента И, выход первого элемента И соединен с ециничныи входом триггера, прямой выход которого является выходом Ошибки устройства, входы устройстна для попключеш?я к. выходам признаков подтнерждешfsl прерывания и чтения памяти контр оп;?руеиой системы соецинены соответственно с пернымп и вторыми входами элемент> ИЛИ, выход которого соединен с первым информационным вхопои мульт?п?лексора, входы устройства цля подключения к выходаи признаков записи в память, ввода, записи н стек, чтения Стека, вывода и ".агрузкп данных контролируемой системы соединены соответственно с вторым, третьим, четвертым, пятым и г?естым п??формационными входами и вторым управляющим вхо;О>f муflf тпплcкс г» „вход устройст«а цля подключеш?я к выхолу загрузки .111111?ы>-. контр о:п?руеиой системы соединен с а Ipec»1? «ходом 1?ерного блока постоянной памяти, О т л и ч а ю— щ е е с я тем, что, с целью поныв?ения дocтонерпостп контро..?я микропроцессорной системы, н устройство введены второй бло? постоянной и»мяти If четвер-.ый элемент И, причем адресный вход устро??стна соединен с адрес«щи нхО; Ои нторогo блока постоЯппо13 па>! Я Гll 1 Гр 11113 11«фо?>ь?с?1(п(>ппь?х

1566332 l6 в)содами второго элемента И, выход информационный вход счетчика соединен которого соединен с. седьмым информа- с шиной нУлевого потендиала Устройст" цнонным входом мультиплексора, входы устройства для подключения к выходам

Табли а лица 1 признаков чтения памяти и чтения первого байта команды контролируемой Адресный массив системы соединены соответственно с вторым и третьим входами первого А А A А А ю ф тэ п 11 лемента И, выход мультиплексора сое- 10 инеи с прямым входом третьего эле- Q Q . Q 0 р ПЗУ мента И и первым входом четвертого лемента И, выход которого соединен 1 . О О О О ОЗУ входом синхронизации счетчика, вы- 1 О 1 О О ход второго блока постоянной памяти 1 1 О 1 О 1

Соединен с вторым входом четверто- 1 О 1 1 О го элемента И и инверсным входом 1 1 1 1 О третьего элемента И, выход которого 1 1 1 1 1 УВВ соединен со счетным входом счетчика, Устройства микропроцессорной системы

Стек

Не использовано

Таблица 2 гходы блока 1 постоянной памяти

Примечание

Зона ад ресного простра ства сные входы вый вход Вт на 2 ад- вх ных

Второй выход (обращение только

К ПЗУ) рвый вы д (код ращения

Третий выход (безуслов ная ошибка) Некорректная ситуация

О 0.0 О О

В °

01111

ПЗУ

О

1

О О

О 1

О

1 0000 с

10100

ОЗУ

О

О

О

О

О

О

О

О

0 1

1 О

1 О

1 1

1 1

О

0

10101

10101

11111

11111

Стек

УВВ

Неиспользованная зона

Некорректная ситуация

10110

11110

,566332

Таблица 3

Ожнда емый упр а нл яю333и и сигнал

Кол н а упр а вляю3тих входах мультиплексора 3

Выбранное устройство системы

Второй вход ("За

Первый вход (код обращения) вхолу грузка данных ) Некорре

"Чтение

0 0

ПЗУ

0 1

1 О

Стек

УВВ

У рз& ими. (т!! Зов

Составитель lI.Сигалсв

Техред. И.Ходанич Корректор А.Обручар

Редактор В.Данко

Заказ 1221 Тираж 562 Подписное

ВИИИПИ Государственного комитета по.изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101

1

1

Выбираемый ин313ормационцый вход мультиплексора 3, соответству3ощий е Го p tfp<3 влякГ зм

3

5

3 твержде !!Запись

"Чтение

"Запись

"Чте"-не

"ВЬ3вОд" Ввод! ктная ситуация памяти" .или 1Подние прерывания" в памчть"

11 памяти . 1! н стек стекла"