Компаратор

 

Изобретение относится к импульсной технике и может быть использовано в устройствах сравнения электрических параметров сигналов. Целью изобретения является повышение точности. Для этого компаратор содержит блок 1 вычитания, первый и второй входы которого являются входами устройства, триггерный регенератор 2, входной каскад 3, первый и второй формирователи 4 и 5 импульсов тока питания, элементы 6 и 7 задержки, одновибратор 8 и D-триггер 9. 2 з.п.ф-лы. 6 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (gg) 5 Н 03 К 5/22! Г

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР

К А ВТОРСКОМУ СВИ4ЕТЕЛЬСТВУ (21) 4304988/24-21 (22) 09.09.87 (46) 23.05.90. Бюл. В )9 (72) Н.К. Ваулин, А.В.Игумнов, А.С.Мельников и А.М. Симагин (53) 62).318(088.8) (56) Патент США Ф 4270118, кл. Н 03 К 13/17, 1981, (54) КОМПАРАТОР (57) Изобретение относится к импульсной технике и мо ет быть использова„„SU„„1566475 A 1 но в устройствах сравнения электрических параметров сигналов . Целью изобретения является повышение точности. Для этого компаратор содержит блок I вычитания, первый и второй входы которого являются входами устройства, триггерный регенератор 2, выходной каскад 3, первый и второй формирователь 4 и 5 импульсов тока питания, элементы 6 и 7 задержки, одновибратор 8 и D-триггер 9. 2 з.п.ф-лы, 6 ил.

1566475

Изобретение относится к импульсной технике.

Целью изобретения является повышение точности.

На фиг. 1 приведена функциональная схема устройства; на фиг.2 и 3 соответственно принципиальные схемы триггерного регенератора и формирователя импульса тока питания; на 10 фиг. 4 — эпюра на входе U >О и блоков

4, 5, 8; на фиг. 5 и 6 — принципиальные схемы блока вычитания и выходного каскада соответственно.

Компара тор (фнг . 1 ) содержит блок 15 вычитания, первый U „, и второй Us„ входы которого являются первым и вторим входами устройства, а выходы соединены с входами триггерного регенератора 2, выходной каскад 3, два 20 формирователя 4 и 5 импульсов тока питания, вход первого из которых является третьим входом Б устройства, два элемента 6 и 7 задержки, одновибратор 8 и D-триггер 9. Первый 25 выход триггерного регенератора 2 под— ключен к первому входу выходного каскада 3. Первый выход первого форми— рователя 4 импульсов питания соединен с третьим входом блока 1 вычита- 3р ния, а второй — через первый элемент

6 задержки с входом второго формирователя 5 импульса тока питания, первый выход которого подключен к треть— ему входу триггерного регенератора 2, второй выход — через второй элемент

7 задержки к входу одновибратора 8, выход которого соединен с входом синхронизации D-триггера 9. Второй выход триггерного регенератора 2 подключен 40 к второму входу выходного каскада 3, выход которого соединен с информационным входом 1 -триггера 9. Выход

D- триггера 9 является выходной ши— ной устройства. Триггерный регенера- 45 тор 2 выполнен на транзисторах 1 0-13, резисторах 1 4-20 и конденсаторе 21, причем база первого транзистора 1 0 соединена с базой второго транзистора 11 первыми выводами конденсатора

21 и первого 14 и второго 1 5 резистора, эмиттер первого транзистора 10 является первым входом триггерного регенератора 2 и подключен к первому выводу третьего резистора 16 и коллектору третьего транзистора 1 2, коллектор первого транзистора 10 является первым выходом триггернага регенератора 2 и соединен с первым выводом четвертого резистора 17 и базой четвертого транзистора 13, коллектор которого является вторым выходом триггерного регенератора 2 и подключен к первому выводу пятого резистора 18 и эмиттеру второго транзистора 11, коллектор которого является вторым выходом триггерного регенератора 2 и соединен с первым выводом шестого резистора 19 и базой третьего транзистора 12, змиттер которого объединен с эмиттером четвертого транзистора 13 и является третьим входом триггерного регенератора 2, второй вывод третьего резистора 16 соединен с первым выводом переменного резистора 20, второй вывод которого подключен к второму выводу пятого резистора 18, средний вывод (движок) объединен с вторым выводом конденсатора 21 и вторым выводом первого резистора 14 и соединен с шиной источника питания положительной полярности +UÄ а вторые выводы второго

l 5, четвертого 1 7 и шестого 1 9 резисторов подключены к общей шине.

Первый 4 и второй 5 формирователи импульса тока питания выполнены на транзисторах 22-24, конденсаторах 25 и 26 и резисторах 27-33, причем первый вывод первого резистора 27 является входом формирователя 4(5) импульса тока питания и соединен с первым выводом конденсатора 25, второй вывод которого подключен к первым выводам второго 28 и третьего 29 резисторов и базе первого транзистора

22, эмиттер которого соединен с эмиттерамй второго 23 и третъего 24 транзисторов и первыми выводом четвертого резистора 30, коллектор — с первым выводом пятого резистора 21 и первым выводом второго конденсатора 26. Второй вывод конденсатора 26 подключен к базам второго 23 и третьего 24 транзисторов и первым выводом шестого 32 и седьмого 33 резисторов . Коллекторы второго 23 и третьего 24 транзисторов являются соответственно первым и вторым выходами формирователя 4(5) импульса тока питания, вторые выводы второго 28, пятого 31 и седьмого 33 резисторов соединены общей шиной, второй вывод первого резистора 27 подключен к шине источника напряжения питания положительной полярности +U „ а вторые выводы третьего 29, четвертого 30 и шестого

1566475

32 резисторов — к шине источника напряжения питания отрицательной полярности П пит

Компаратор работает следукщим об-. разом.

В начальном состоянии на входе

U формирователя 4 поддерживается логический сигнал 0, при котором выходные токи формирователей 4 и 5 равны нулю. При этом блок 1 вычитания и триггерный регенератор 2 находятся в выключенном состоянии ° Таким образом, ток во всех цепях блоков 1 и 2 отвечающих за точность работы устройства, равен 0 А и только в них не выделяется.

После появления логического сигнала "!" на входе Формирователя 4 на

его выходах формируются импульсы то(1 ка I4 и ? „определенной длительности (фиг.4) . Импульсы тока с первого выхода Формирователя 4 поступают на третий вход блока 1 вычитания, он включается и формирует на выходах сигнал, пропорциональный разности входных напряжений. При прохождении импульса тока с второго выхода формирователя 4 через элемент 6 задержки импульс задерживается на время установления сигнала на выходе блока 1 вычитания. На выходах формирователя

5 образуются два импульса тока I и к

I большей длительности. Импульс тока, поступая с первого выхода формирователя 5 на третий вход триггерного регенератора 2, включает последний и на его выходах устанавливаются логические сигналы, соответствующие разности сигналов на входах триггерного регенератора 2. Выходной каскад

3 преобразует выходные уровни триггерного регенератора в стандартные (например, ТТЛ) уровни, Выходной сигнал каскада 3 поступает на информационный вход D-триггера 9. Импульс тока с второго выхода формирователя 5 проходит через второй элемент 7 задержки где он задерживается на время установления сигнала (фиг.4) на информационном входе D-триггера 9. 3атем импульс поступает на вход одновибратора 8, который Формирует стробимпульс, по переднему фронту которого информация о знаке разности напряжений на входах U „, и Б „ устройства заносится в D-триггер 9. Длительность импульса на первом выходе формирователя 4 определяется суммой

40 двух времен, а именно временем уста-.. новления выходного сигнала в блоке 1 и временем, необходимым для надежно—

ro срабатывания триггерного регенератора 2 (в макете суммарное время равно 1 00 нс) . Длительность импульса на первом выходе формирователя 5 выбирается аналогично относительно блоков 2, 3 и 8 (в макете задержка 40 нс, длительность 150 нс) . Выбор параметров импульса одновибратора зависит от типа микросхемы, используемой в качестве D-триггера 9 (в макете 200 нс).

При скважности (отношении периода повторения сигнала на входе U, к длительности строб-импульса) не менее десяти элементы, от которых зависит дрейф (транзисторы в блоках 1 и 2), не успевают разогреться током и, следовательно, не имект разный нагрев, поэтому теплового шлейфа нет. Точность работы предлагаемого компаратора повышается по сравнению с известным, а мощность потребления снижается.

Триггерный регенератор работает следующим образом.

В начальном состоянии через транзисторы 1 0 и 1 1 (фиг.2) текут одинаковые токи, которые, протекая через резисторы 17 и 1 9, создают одинаковые напряжения на базах транзисторов

12 и 13. При поступлении входного сигнала от блока l симметрия транзисторов 1 0 и 11 нарушается, так как в одной из эмиттерных цепей укаэанных транзисторов (например, транзистора 11) ток увеличивается эа счет входного тока блока 1 . Транзистор 11 запирается (степень запирания зависит от величины входного тока) и напряжение на базе транзистора 12 снижается. !

11

При появлении импульса тока I с первого выхода (фиг.2) формирователя 5 ток протекает через транзистор

13, так как база его находится под более высоким потенциалом. Падение напряжения на резисторе 1 8 увеличивается, транзистор 11 полностью запирается и напряжение на базе транзистора 1 2 и втором выходе триггерного регистра падает до 0 В, а на первом выходе и базе транзистора 1 3 сохраняется по-прежнему положительный потенциал. Сигналы на выходах триггерного регенератора 2 сохраняются до

1566475 окончания импульса тока из формирователя 5. Резисторы 14 и 15 используются для задания требуемого потенциала на базы транзисторов l 0 и 1.1

5 а конденсатор 2l — для уменьшения колебания напряжения на базах укаэанных транзисторов ри изменении их базовых токов.

Формирователь 4(5) импульса тока (фиг .3) работает следующим образом .

Входной сигнал формирует в точке соединения резистора 27 и конденсатора 25 импульс напряжения. Последний дифференцируется и поступает на базу транзистора 22, потенциал которой задается делителем из резисторов

28 и 29. На коллекторе транзистора 22 формируется треугольный импульс, который дифференцируясь еще раз на конденсаторе 26, повьппает потенциал баэ транзисторов 23 и 24 на определенное время, и на коллекторах транзисторов

23 и 24 формируются импульсы тока. 25

На фиг. 5 и 6 приведены возможные реализации блока 1 вычитания и выходного каскада 3. Элементом 6(7) задержки может служить конденсатор.

Формула изобретения

1 . Компа ра тор, соде ржащий блок в ычитания, первый и второй входы которого являются первым и вторым вход ми компаратора, а выходы соединены с входами триггерного регенератора, первый и второй выходы которого подключены соответственно к первому и второму входам выходного каскада, о т — 40 л и ч а ю шийся тем, что, с целью повьппения точности, в него введены два формирователя импульсов тока питания, вход первого из которых является третьим входом Иомпаратора, 45 два элемента задержки, одновибратор и D-триггер, причем первый выход первого формирователя импульсов тока питания соединен с третьим входом блока вычитания, а второй через первый элемент задержки — с входом второго формирователя импульсов тока питания, первый выход которого подключен к третьму входу триггерного регенератора, второй выход через второй элемент задержки — к входу одновибратора,выход которого соединен с входом синхронизации D-триггера, выход выходного каскага подключен к информационному входу D-триггера, выход которого является выходной шиной компаратора.

2. Компаратор по и. 1, о т л и— ч а ю шийся тем, что триггерный регенератор выполнен на четырех транзисторах, семи резисторах и одном конденсаторе, причем база первого транзистора соединена с базой второго транзистора, с первыми выводами конденсатора и первого и второго ре-, 1 зисторов, эмиттер первого транзисто- ра является первым входом триггерного регенератора и подключен к первому выводу третьего резистора и коллектору третьего транзистора, коллектор первого транзистора является первым выходом триггерного регенератора и соединен с первым выводом четвертого резистора и базой четвертого транзистора, коллектор которого является вторым входом триггерного регенератора и подключен к первому выводу пятого резистора и к эмитеру второго транзистора, коллектор которого является вторым выходом триггерного регенератора и соединен с первым выводом шестого резистора и базой третьего транзистора, эмиттер которого объединен с эмиттером четвертого транзистора и является третьим входом триггерного регенератора, второй вывод третьего резистора соединен с первым выводом переменного резистора, второй вывод которого подключен к второму выводу пятого резистора, средний вывод объединен с вторым выводом конденсатора и вторым выводом первого резистора и соединен с шиной источника питания положительной полярности, а вторые выводы второго, четвертого и шестого резисторов подключены к общей шине.

3. Компаратор по и. 1, о т л и— ч а ю шийся тем, что формирователь импульса тока питания выполнен на †.рех транзисторах, двух конденсаторах и семи резисторах, причем первый вывод первого резистора является входом формирователя импульса тока питания и соединен с первым выводом конденсатора, второй вывод которого подключен к первым выводам второго и третьего резисторов и к базе перного транзистора, эмиттер которого соединен с эмиттерами второго и третьего транзисторов и с первым выводом четвертого резистора, I 566475 коллектор — с первым выводом пятого резистора и первым выводом второго конденсатора, второй вывод которого подключен к базам второго и третьего транзисторов, и первым выводам шестого и седьмого резисторов, коллекторы второго и третьего транзисторов являются соответственно первым и вторым выходами Формирователя импульса !д тока питания, вторые выводы второго пятого и седьмого резисторов соединены с общей шиной, второй вывод первого резистора подключен к шине источника напряжения питания положительной полярности, а вторые выводы третьего, четвертого и шестого резисторов подключены к шине источника напряжения питания отрицательной полярности

1566475 ир

0в

Раг. Ф 5лолу 2

Гр

Q {

Фиг.д

Составитель В. Якимов

Техред М.Ходанич Корректор l. Н< жо

Редактор И. Ц1улла

Подписное

Заказ 1228 Тираж 662

ВНИИПИ Г<, i.l; p<.1<с нного комитета по изобретениям и откпытням прн ГКНТ СССР

11.1035, Москва, Ж-35, Раушская наб., д. 4<<5

Произв L< т«енн< -i<злп гель<гкнн комбинат Патент, г, Ужгор< д,: ., р

" 1 " < " < 1 зга ина 101