Адаптивное мажоритарно-резервированное устройство

 

Адаптивное трехканальное мажоритарно-резервированное устройство, содержащее в каждом канале резервируемый блок, блок контроля, мажоритарный элемент, схему сравнения и блок адаптации, содержащий с первого по шестой элементы ИЛИ, с первого по четвертый элементы И, первый и второй триггеры, таймер, счетчик, элемент НЕ, дешифратор кода управления, выход второго элемента И соединен с первым входом установки в "1" первого триггера, второй вход установки в "1" которого, первый вход первого элемента И и первый вход третьего элемента И соединены с выходом синхроимпульса соответствующего резервируемого блока, второй и третий входы третьего элемента И соединены с выходами первого элемента ИЛИ и элемента НЕ соответственно, а выход подключен к первому входу второго элемента ИЛИ, второй вход которого, вход сброса первого триггера, первый вход сброса второго триггера и первый вход третьего элемента ИЛИ подключены к выходу сброса резервируемого блока канала, третий вход второго элемента ИЛИ и второй вход сброса второго триггера соединены с выходом таймера, выход второго элемента ИЛИ подключен к входу установки в "0" счетчика, счетный вход которого и вход запуска таймера соединены с выходом первого элемента И, вход сброса таймера подключен к выходу третьего элемента ИЛИ, первый выход счетчика соединен с первым входом четвертого элемента И, второй выход - с вторым входом третьего элемента ИЛИ и входом установки в "1" второго триггера ИЛИ подключен к выходу четвертого элемента И, второй вход которого подключен к прямому выходу второго триггера и первым входам четвертого и пятого элементов ИЛИ, второй вход четвертого элемента ИЛИ соединен с прямым выходом первого триггера, второй вход пятого элемента ИЛИ соединен с выходом блока контроля данного канала, выход - с одним из входов данных дешифратора кода управления блока адаптации каждого канала, выход четвертого элемента ИЛИ подключен к соответствующему входу шестого элемента ИЛИ блока адаптации каждого канала, выход шестого элемента ИЛИ соединен с входом разрешения дешифратора кода управления, выходы которого подключены к управляющим входам запуска мажоритарного элемента данного канала, информационный выход резервируемого блока каждого канала подключен к первому входу схемы сравнения данного канала и соответствующим входам мажоритарных элементов каждого канала, второй вход схемы сравнения в каждом канале соединен с выходом мажоритарного элемента данного канала, контрольный выход резервируемого блока каждого канала подключен к входу данных блока контроля данного канала, отличающееся тем, что, с целью повышения надежности устройства, в каждый канал введены триггер, дешифратор сигнала конца программы, первый и второй элементы ИЛИ, элемент И, причем в каждом канале выход схемы сравнения соединен с соответствующими входами первых элементов ИЛИ всех каналов, с первым входом установки в "1" триггера данного канала, второй вход установки в "1" которого соединен с выходом синхроимпульса резервируемого блока данного канала, вход сброса триггера соединен с выходом второго элемента ИЛИ данного канала, первый вход второго элемента ИЛИ соединен с выходом дешифратора сигнала конца программы, вход которого соединен с выходом мажоритарного элемента данного канала, второй вход второго элемента ИЛИ соединен с выходом сброса резервируемого блока, выход первого элемента ИЛИ соединен с входом управления включением резервируемого блока, выход триггера соединен с первым входом элемента И, второй вход которого соединен с выходом схемы сравнения, а выход - с входом элемента НЕ, вторым входом первого и первым входом второго элементов И блока адаптации данного канала и соответствующими входами первого элемента ИЛИ и вторым и третьим входами второго элемента И блоков адаптации других каналов, а выход мажоритарного элемента каждого канала соединен с информационным входом резервируемого блока данного канала.



 

Похожие патенты:

Изобретение относится к вычислительной технике, в частности к многомашинным вычислительным комплексам (ВК), включающим устройство управления конфигурацией системы

Изобретение относится к вычислительной технике и может быть использовано в многопроцессорных системах с общей многомодульной памятью

Изобретение относится к вычислительной технике и предназначено для управления вычислительным процессом, реализованным в нескольких функциональных блоках

Изобретение относится к области вычислительной техники и предназначено для выбора из имеющегося набора элементов того, который должен быть замещен другим

Изобретение относится к области операционной системы мультипроцессорных отказоустойчивых вычислительных систем

Изобретение относится к вычислительной технике и предназначено для построения резервированных систем высокой надежности

Изобретение относится к вычислительной технике и может быть использовано при построении надежных вычислительно-управляющих систем

Изобретение относится к области измерительной техники и может быть использовано для контроля частоты вращения рабочего колеса турбины

Изобретение относится к вычислительной технике и может использоваться, в частности, в распределенных вычислительных системах
Изобретение относится к области электротехники, в частности к способам резервирования полупроводниковых объектов, работающих под действием ионизирующего излучения

Изобретение относится к вычислительной технике и к многоагентным системам (MAC) и может быть использовано для автоматического прерывания задач, находящихся в цикличности

Изобретение относится к автоматике и вычислительной технике и может быть использовано в высоконадежных вычислительных и управляющих системах различного назначения
Наверх