Преобразователь коэффициента амплитудной модуляции в код

 

Изобретение относится к импульсной технике и может быть использовано для измерения коэффициента модуляции амплитудно-модулированных сигналов. Целью изобретения является получение непрерывной информации при измерении коэффициента амплитудной модуляции. Устройство содержит усилитель 1 входного сигнала, формирователь 2 управляющего напряжения, задатчик 3 режима измерения, синхронный демодулятор 4, выпрямитель 5, ключи 6 - 9, интеграторы 10, 12, 14, 16, ключи 11, 13, 15, 17, 18, 19, 32, элементы ИЛИ 20, 25, 30, ключи 21 и 22, компараторы 23 и 24, элементы И 26, 28, аналого-цифровой преобразователь 27, триггеры 29 и 31, регистрирующий блок 33. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (gg)g G 01 R 29/06

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР (21) 4404433/24-?1 (22) 05.04.88 (46) 07.06.90, Бюл. Х- 21 (72) Г.Е.Максимов и И.А.Савинцева (53) 621.317.313(088.8) (56) Авторское свидетельство СССР

Р 1337830, кл. G 01 R 29/06, 1987.

Авторское свидетельство СССР !

429055, кл. G 01 R 29/06, 1988. (54) ПРЕОБРАЗОВАТЕЛЬ 1<ОЭФФИЦИЕНТА

АМПЛИТУДНОЙ МОДУЛЯЦИИ В КОД (57) Изобретение относится к импульсной технике и может быть использовано для измерения коэффициента модуляции амплитудно-модулированных сиг„„Я0„„1569749 А 1

2 налов. Целью изобретения является получение непрерывной информации при измерении коэффициента амплитудной модуляции. Устройство содержит усилитель входного сигнала, формирователь 2 управляющего напряжения, задатчик 3 режима измерения, синхронный демодулятор 4, выпрямитель 5, ключи 6-9, интеграторы 10, 12, 14, 16, ключи ll 13, !5, 17, 18, 19, 32, элементы ИЛИ 20, 25, 30, ключи

21 и 22, компараторы 23 и 24, элементы И 26, 28, аналого-цифровой преобразователь 27, триггеры 29 и 31, регистрирующий блок 33. 2 ил.

1569749

Изобретение относится. к импульсной технике и может быть использовано для измерения коэффициента модуляции. амплитудно-модулированных (АМ)

5 сигналов, Цель изобретения — получение непрерывной информации при измерении коэффициента амплитудной модуляции.

На фиг. 1 показана функциональ ная схема преобразователя; на фиг.2 диаграммы его работы.

Преобразователь содержит усилитель 1 входного сигнала, формирова,тель 2 управляющего напряжения, за- !5 датчик 3 режима измерения, синхронный демодулятор 4, выпрямитель 5, третий 6, шестой 7, седьмой 8 и первый 9 ключи, второй интегратор 1О„ четвертьп ключ 11, первый интеrpà- 20 тор 12, второй ключ 13, третий интегратор 14, восьмой ключ 15, четвертый интегратор 16, девятый 17, двенадцатый 18 и тринадцатый 19 ключи, первый элемент ИЛИ 20, десятый 25

21 и одиннадцатый 22.ключи, первый

23 и второй 24 компараторы, второй элемент ИЛИ 25, первый элемент И 26, аналого-цифровой преобразователь (АЦП) 27, второй элемент И 28, 30 первый RS-триггер 29, третий элемент

ИЛИ 30, второй RS-триггер 31, пятый ключ 32, регистрирующий блок 33.

При этом усилитель 1 входного сигнала выходом подключен к первому

35 входу синхронного демодулятора 4 и через формирователь 2 управляющего напряжения к второму входу синхронного демодулятора 4 и первому входу задатчика 3 режима измерения, первым 40 выходом соединенного с третьим входом синхронного демодулятора 4, первый выход которого подключен к второму входу задатчика 3 режима измерения и через выпрямитель 5 и ключ 9 к перво- 45 му входу интегратора 12, выходом через ключ 13 соединенного с вторым входом интегратора 12, второй выход синхронного демодулятора 4 через ключ 6 подключен к первому входу интеграто- 5р ра 10, выходом соединенного через ключ 11 с вторым входом интегратора

10, второй выход задатчика 3 режима измерения подключен к управляющим входам ключей 6 и 9, а управляющие входы ключей 11 и 13 объединены, кроме того, первые входы компараторов

23 и 24 соединены с первым входом

АЦП 27, второй вход которого подключен к второму входу компаратора 24, а выход через ключ 32 соединен с регистрирующим блоком 33, второй вход компаратора 23 подключен к шине опорного сигнала, а его выход соединен с первым входом элемента И 26, третий выход задатчика 3 режима измерения соединен с управляющими входами ключей 7 и 8, сигнальные входы которых подключены соответственно к сигнальным входам ключей 6 и 9, а выходы — к первым входам интеграторов 14 и 16 соответственно, выходами через ключи

15 и 17 соединенных со своими вторыми входами, выходы интеграторов 14 и 16 соответственно через ключи 21 и 22 подключены к первому и второму входам компаратора 24, управляющие входы ключей 15 и 17 соединены с четвертым выходом задатчика 3 режима измерения, пятым выходом подключенного к управляющим входам ключей 18 и 19 и через элемент 20 ИЛИ к второму и первому входам элементов И 26 и 28, выходы которых соединены соответственно с первыми входами RS-триггеров 29 и

31, второй вход RS-триггера 29 подключен к первому входу элемента ИЛИ

25, управляющим входам ключей 11 и 13 и шестому выходу задатчика 3 режима измерения, второй вход RS-триггера

31,соединен с вторым входом второго элемента ИЛИ 25, выходом соединенного с третьим входом АЦП 27 и управляющими входами ключей 17 и 15, выходы

RS-триггеров 29 и 31 подключены соответственно к первому и второму входам элемента ИЛИ 30, выходом соединенного с управляющим входом ключа 32, седьмой выход задатчика 3 режима измерения соединен с вторым входом элемента ИЛИ 20 и управляющими входами ключей 21 и 22, сигнальные входы которых подключены соответственно к выходам интеграторов 14 и

16, их выходы — к первому и второму входам АЦП 27 соответственно, а выход компаратора 24 соединен с вторым входом элемента И 28, Синхронный демодулятор 4 содержит ключ 34 и интерполирующий фильтр 35, причем первый вход ключа 34 подключен к выходу усилителя 1 входного сигнала и является первым входом демодулятора 4, второй вход ключа 34 подключен к выходу формирователя 2 управляющего напряжения и первому входу задатчика 3 режима измерения и

1569 749 является вторым входом демодулятора

4, а выход подключен к сигнальному входу интерполирующего фильтра 35, управляющим входом соединенноro с первым выходом задатчика 3 режима измерения, а выходами — с выходами I u

II демодулятора 4.

Задатчик 3 режима измерения содержит делитель 36 частоты, дешифратор 37, формирователь 38 кода периода дискретизации, формирователь 39 кода времени измерения, усилительограничитель 40, делитель 41 частоты, дешифратор 42, инвертор 43, элемент И 44, инвертор 45, элементы

И 46-48, причем делитель 36 частоты входом соединен с входом задатчика

3 режима измерений, а выходом — с первым входом дешифратора 37, вторым входом соединенного с формирователем

38 кода периода дискретизации, а выходом — с первым выходом задатчика 3, усилитель-ограничитель 40 входом подключен к второму входу задатчика 3, а выходом — к выходам делителя 41 частоты, инвертора 45, элементов И 44 и 46, выход делителя,41 частоты соединен с первым входом дешифратора 42, вторым входом подключенного к выходу формирователя 39 кода времени измерения, а выходом — с вторым выходом задатчика 3, вторым входом элемента И 44, первым входом элемента И 48 и через инвертор 43 с третьим выходом задатчика 3, вторыми входами элементов И 46 и 47, первый и второй входы элементов И 47 и

48 подключены к выходу инвертора 45, выходы элементов И 44, 46-48 пбдключены соответственно,к седьмому, пятому, шестому и четвертому выходам задатчика 3 режима измерения.

Преобразователь работает следующим образом. (3) (4) г з

Напряжение (4) усилителем-ограничителем 40 преобразуется в прямоуголь55 ные импульсы (фиг, 2,6), через делитель 41 поступающие на первый вход. дешифратора 42, вторым входом подключенного к выходу формирователя 39, з ад ающе го код вр е ме HH из мер е ния .

На вход усилителя 1 поступает

AM-сигнал (фиг. 2..1) U,Ä(t)=V(1+2 sinBt)sin6)t, (1) где V — амплитуда немодулированного несущего напряжения;

/ А1=2IIf — угловая частота несущей;

R=2IIF — угловая частота огибающей.

Выходное напряжение усилителя 1 поступает на сигнальный вход ключа

34 демодулятора 4 и через формирова" тель 2 на управляющий вход ключа 34 и вход I задатчика 3. Выходные импульсы формирователя 2 частоты f c

6 фронтами, соответствующими моментам.перехода через нуль несущей частоты (фиг. 2.2), запускают делитель 36 частоты, В результате поразрядного сравнения выходного кода делителя 36 и выходного кода формирователя 38, задающего код периода дискретизации, на выходе дешифратора 37 образуются прямоугольные импульсы (фиг. 2.3), следующие с периодом

Т=-— (2) = к где К вЂ” коэффициент деления, задаваемый формирователем 38.

Прямоугольные импульсы с выхода формирователя 2 открывают ключ 34 в интервале времени, соответствующем

2О положительным полуволнам входного сигнала. В результате низкочастотной фильтрации выпрямленного ключом 34 сигнала (1) интерполирующим фильтром

35 с периодом дискретизации Т, задаваемым сигналом (фиг. 2.3) через вход III на управляющем входе интерполирующего фильтра 35, на выходе II демодулятора 4 образуется сигнал (фиг, 2,4) 3О U (t)=-К К (И singt+V) где К вЂ” коэффициент передачи усили1 теля 1;

К вЂ” коэффициент передачи тракта

1 вход I — выход II демодулятора 4.

Одновременно на выходе II демодулятора 4 образуется первая производная (3) сигнала (фиг. 2.5) где К вЂ” коэффициент передачи тракта

Э вход I — - выход I демодулятора 4.

Минимальная частота дискретизации

F = -- выбирается, исходя из требует мой среднеквадратичной погрешностИ восстановления сигналов (3) и (4) из пульсирующего сигнала на выходе ключа 34 и длительности переходного процесса.

n =n/F, (5) где n=l 2,...

Ключи 13 и 11, замкнутые в интервалах 0... „,,...t < и т.д, сигналом с выхода 6 задатчика (фиг, 2.8) обеспечивают исходное состояние интеграторов 12 и 10 соответственно и размыкаются одновременно с замыканием ключей 9 и 6 сигналом с выхода II задатчика 3 (фиг. 2.9). Напряжение (3) через ключ 6 поступает на вход интегратора 10, а напряжение (4), выпрямленное выпрямителем 5 через ключ 9 — на вход интегратора 12. В результате в моменты t9, t y и т.д. на выходах интеграторов 10 и 12 образуются соответственно среднее и средне-выпрямленное . напряжения, соответствующие интервалам измерения а в е 1 э 5 ° ° t7 и тед °

n„„

1 1

KK V; (6)

1 0 "1

fl

Усв - - 1 0q(t) t - - К К Кз11;УКф. (7)

1 а 1

0 где,, ь — постоянные времени соответственно интеграторов

10и12;

К вЂ” коэффициент формы огибающей;

i1,3,5... — номер интервала измерения, Аналогичным образом ключи 15 и 17 замкнутые в интервалах t . t3, и ...t и т.д. сигналом с выхода задатчика 3 (фиг. 2.10), размыкаются одновременно с замыканием ключей 7 и 8 сигналом с выхода Ш задатчика

3 (фиг. 2,11). При этом выход ХХ фильтра 35 и выход выпрямителя 5 соответственно через ключи б и 9 подключаются к входам интеграторов

14 и 16, на выходах которых образу7 156

В результате логического преобразования выходного сигнала усилителяограничителя 40 (фиг. 2.6) и выходных сигналов дешифратора 42 инверто- рами 43 и 45 и элементами И 44, 4648 на выходах VII, V, UI, IV, а также выходе II подключенного непосредственно к выходу дешифратора 42, образуются управляющие импульсы (фиг. 2.13, 2.12, 2.10, 2.8, 2.9).

При этом время замыкания ключей .9 и 6 (фиг. 2,9) и 7 и 8 (фиг. 2.11) соответствует интервалам измерения в соответствии с выражением

9749 8 ются напряжения У . и V, соответстср J CSI вующие интервалам измерения ...t и т.д. и определяемые выражениямй (6) и (7), при этом j=2,4, 5

6,... — номер интервала измерения.

Полагаем, что постоянные времени интеграторов 14 и 16 равны соответственно постоянным времени интеграторов 1 2 и 10. Напряжение U,p,через ключ 18, открытый в интервалах йз...й„, С ... 8 и т.д. сигналом с выхода У задатчика 3 (фиг. 2.12), поступает, на первые входы компараторов 23 и 24 и АЦП 27, а напряжение У . через ключ

Сбт

19, открытый в тех же интервалах, на вторые входы компаратора 24 и

АЦП 27.

Аналогично напряжение V 1через ключ 21, открытый в интервалах

tg ° ° ° t tp ° °,t ) и т,д, сигналом с выхода VII задатчика (фиг. 2.13), поступает на первые входы компараторов 23 и 24 и АЦП 27, а напряжение

25 V« через ключ 22, открытый в тех же

« .интервалах, — на вторые входы компаратора 24 и АЦП 27.

На выходе с АЦП 27, устанавливаемого в исходное состояние одновременно с интеграторами 12, 10 либо 14, 16, сигналами с выходов VI u IV задатчика 3 через элемент ИЛИ 25 в интервалах С ...t4) и т.д. формируется код

35 g, 1- 111 = — =- - — (8) М1 К о

Э

11 Цср;,1

rpe i=1 3,5 и т,д. — номер интервалов измеРения t g ° ° ° <4 < 1 ° ° ° t g и т.д.;

40 1=2 4 б и т,д. - номер интервалов измерения, ° ° t g, tgt ° " и и т дi

Компаратор 23, сравнивая напряже45 ние Уср, с опоРным напРяжением Уоп

1, 1 определяет минимально допустимый уровень несущей V а компаратор 24, срав нивая напряжение Ч ° с напряжением

СР 1, V — минимально допустимый коэффиС31, j

Пороги срабатывания компараторов

23 и 24 выбираются в соответствии с выражениями

UcP 1,1 мИН дУon (9)

55 (10) где К и К вЂ” коэффициенты передачи компараторов 23 и 24 по опорным входам.

9 1569749 1О

Из (10) с учетом (6) и (7) можно получить выражение, определяющее минимально допустимое значение коэффициента модуляции ч. K.

M 7 мин ) К Кф

При выполнении условий (9)-(11) В интерВалах t З, t t t < и т,д p задаваемых выходами V, VII задатчика

13 через элемент ИЛИ 20 и элементы

И 26 и 28, Выходные сигналы компараторов 23 и 24 переводят RS-триггеры

29, 31 в состояние, обеспечивающее выдачу кода AIIII 27 через ключ 32 в регистрирующий блок 33. Установка триггеров 29 и 31 в исходное состояиие обеспечивается соответственно в интервалах О...t,, t<. ° .t> и т.д. и 20

t <...t 7 и т.д. сигналами с выходов VI, IV задатчика 3.

Формула и з о б р е т е н и я

Преобразователь коэффициента амплитудной модуляции в код, содержащий усилитель входного сигнала, выходом подключенный к первому входу синхронного демодулятора и через формирова- 30 тель управляющего напряжения — к второму входу синхронного демодулятора и первому входу задатчика режима измерения, первым выходом соединенного с третьим входом синхронного демодуля- 5 тора, первый выход которого подключен к второму входу задатчика режима измерения и через выпрямитель и первый ключ — к первому входу первого интегратора, выходом через второй 40 ключ соединенного с вторым входом первого интегратора, второй выход синхронного демодулятора через третий ключ подключен к первому входу второго интегратора, выходом соединен- 45 ного через четвертый ключ с вторым входом второго интегратора, второй выход задатчика режима измерения подключен к управляющим входам первого и третьего ключей, а управляющие вхо- gp ды второго и четвертого ключей объединены, первые входы первого и второго компараторов соединены с первым входом аналого-цифрового преобразователя, второй вход которого подключен к второму входу второго компаратора, а выход через пятый ключ соединен с регистрирующим блоком, второй вход первого компаратора подключен к шине опорного сигнала, а его выход соединен. с первым входом первого элемента И, отличающийся тем,что,с целью получения непрерывной информации, в него введены восемь ключей, два интегратора, два RS-триггера, три элемента ИЛИ и второй элемент И, при этом третий выход задатчика режима измерения соединен с управляющими входами шестого и седьмого ключей. сигнальные входы которых подключены соответственно к сигнальным входам третьего и первого ключей, а выходы— к первым входам третьего и четвертого интеграторов соответственно, выходами через восьмой и девятый ключи соединенных со своими Вторыми входами, выходы третьего и четвертого интеграторов соответственно через десятый и -одиннадцатый ключи подключе— ны к первому и второму входам второго компаратора, управляющие входы восьмого и девятого ключей соедине ы с четвертым выходом задатчика режима измерения, седьмым выходом подключенного к управляющим входам десятого и одиннадцатого ключей и через первый элемент ИЛИ вЂ” к второму и первому входам первого и второго элементов И, выхоцы которых соединены соответственно с первыми входами первого и второго RS-триггеров, второй вход первого

RS — триггера подключен к первому входу второго элемента ИЛИ, управляющим входам четвертого и второго ключей и шестому выходу задатчика режима измерения, второй вход второго RS-триггера соединен с вторым входом второго элемента ИЛИ, выход которого соединен с третьим входом аналого-цифрового преобразователя и управляющим входом девятого ключа, выходы первого и второго RS-триггеров подключены соответственно к первому и второму входам третьего элемента ИЛИ, выход которого соединен с управляющим входом пятого ключа, пятый выход задатчика режима измерения соединен с вторым входом первого элемента ИЛИ и управляющими входами двенадцатого и три-надцатого ключей, сигнальные входы которых подключены соответственно к выходам второго и первого интеграторов, их выходы — к первому и второму входам аналого-цифрового преобразователя соответственно, а выход второго компаратора соединен с вторым входом второго элемента И, 1569749

2. TZ фиг. 2 составитель Л.Стройкова

Техред М.Ходанич т

Редактор И.Шулла

Корректор Н.Ревская

Заказ 1446 Тираж 558 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r Ужгород, ул. Гагарина, 101