Устройство для имитации искажений двоичных сигналов

 

Изобретение относится к радиотехнике. Цель изобретения - повышение достоверности имитации искажений за счет формирования пачек ошибок. Устройство содержит генератор 1, формирователь 2, элементы И 3 и 4, коммутатор 5, сумматор 6 по модулю два, формирователь 7 блок 8 установки количества ошибок, элемент 9 задержки, счетчики 10 и 11. Поставленная цель достигается тем, что меняя порог срабатывания компаратора в формирователе 7, получают требуемую вероятность возникновения пачки ошибок, а изменяя порог срабатывания компаратора в формирователе 2, получают требуемую кратность ошибки внутри пачки и соответственно на выходе элемента И3. Полученные пачки подвергаются обработке и через коммутатор 5 информация поступает на счетчик 10, на сумматор 6. В счетчике 10 подсчитывается общее количество импульсов ошибок. В сумматоре 6 происходит суммирование испытываемого сигнала. Количество импульсов в счетчике 11 указывает на количество пачек ошибок. Устройство отличается выполнением формирователей 2 и 7 и блока 8. 3 з.п. ф-лы, 2 ил.

А1

СООЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„1570024 (gi)5 Н 04 М 3/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ к двто сному св тельству

Г 1СУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР (21) 4495242/24-09 (22) 17.10.88 (46) 07,06. 90. Бюл. 9 21 (72) В.Д.Крупенин, А.F.,Êëèìåíêo, А.Б.Стрелков и В.И.Денисенко (53) 621.391.83 (088.8) (56) Авторское свидетельство СССР

У 703916, кл. Н 04 1 "1 3/22, 1977. (54) УСТРОЙСТВО ДЛЯ ИИИТАЦИИ ИСКАЖЕНИЙ ДВОИЧНЫХ СИГНАЛОВ (57) Изобретение относится к радио-. технике. Цель изобретения — повышение достоверности имитации искажений за счет формирования пачек ошибок, Устрво содержит генератор 1, формирователь 2, элементы И 3 и 4, коммутатор

5, сумматор 6 по модулю два, формирователь..7, блок 8 установки. количества ошибок, элемент 9 задержки, счетчики

10 и 11. Поставленная цель достигается тем, что, меняя порог срабатывания компаратора в формирователе 7, получают требуемую вероятность возникновения пачки ошибок, а изменяя порог срабатывания компаратора в формирова-. теле 2, получают требуемую кратность ошибки внутри пачки и соответственно на выходе элемента ИЗ. Полученные пачки подвергаются обработке и через коммутатор 5 .информация поступает на счетчик 10, .на сумматор 6. В счетчике 10 подсчитывается общее количество импульсов ошибок. В сумматоре 6 происходит суммирование испытываемого сигнала. Количество импульсов в счетчике 11 указывает на количество пачек ошибок. Устр-во отличается выполнением формирователей 2 и 7 и-блока 8, 3 з.п. ф-лы, 2 ил.

) 570024

Изобретение относится К радиотех-! нике и может быть использовано при разработке и проверке аппаратуры передачи д;-".нных.

Цель;:;Зобретения — повышение достоверности имитации искажений за счет формирования пачек ошибок.

На фиг. 1 представлена электрическая структуриая схема устройства для ймитации искажений двоичных сигналов;

,на фиг. 2 - осциллограмма работы уст1 ройства.

Устройство содержит генератор 1 случайных импульсов, формирователь 3 последовательности, первый 3 и второй

4 элементы И, коммутатор 5, сумматор

6 по модулю два, формирователь 7 пачек ошибок, блок 8 установки количества ошибок, элемент 9 задержки и 20 первый 10 и второй 11 счетчики. Формирователь 2 содержит компаратор 2.1, одновибратор 2.2. Формирователь ? со (ержит компаратор 7.1, одновибратор

7.2 и триггер 7,3, Блок 8 содержит генератор 8.1 тактовых импульсов,счетчик 8,2, триггер 8.3.

Устройство работает следующим образом.

Генератор 1 случайных импульсов вырабатывает импульсы со случайной амплитудой и в широком диапазоне частот (фиг. 2а), в зависимости от выбора источника шума. Эта импульсная последовательность поступает на входы ,формирователей 2 и 7, Порог срабатывания 11„„ компаратора 7.1 выбран несколько н е порога срабатывания IJ компаратора 2.1, как показано на фиг, 2а.

Последовательность импульсов с выхода одновибратора 2,2 (фиг. 2б) поступает на первый вход элемента ИЗ, и при налич ии потенциала нап ряжения на втОрОм входе этого элемента на выходе эти импульсы повторяются. Потенциал напряжения на втором входе элемента И 3 формирует. пачки импульсрв; он формируется следующим образом. Первый потенциал напряжения с выхода одновибратора 7.2 (фиг. 2в) переводит триггер 7,3 в единичное состояние, а затем в нулевое состояние только после прихода очередного импульса с выхода одновибратора 7,2.

Со следующим импульсом этот триггер переходит в единичное состояние, затем в нулевое и т.д. Напряжение на выходе триггера показано на фиг. 2r, Импульсы, вырабатываемые триггером 7.3, подсчитываются первым счетчиком 10 импульсов. Количество ими; льсов указывает на количество паошибок. меняя порог срабатывания компонентов 7.1, можно получить требуемую вероятность возникновения

"пачки" ошибок, а изменяя порог срабатывания компаратора 2.1, можно получить требуемую кратность ошибки внутри ".пачки и соответственно на выходе элемента ИЗ, Сформированная последовательность ошибки с выхода элемента ИЗ поступает на первые входы элемента И 4 и коммутатора 5 (фиг. 2д), Элемент И 4 предназначен для дрмирОвания Одиночных импульсных ОшибОк за любое кратное количество времени.

Время, за которое должна поступать одиночная ошибка, определяется потенциалом напряжения на втором входе элемента И 4 и задается соответствующей установкой счетчика 8.2 импульсов блока 8. Потенциал напряжения, подаваемый на второй вход второго элемента И 4 с выхода блока 8 установки количества ошибок, формируется следующим образом. Генератор 8.1 тактовых импульсов вырабатывает непрерывную последовательность импульсов, которая с его выхода поступает на вход счетчика 8,2 импульсов. По истечении определенного заданного интервала времени с выхода счетчика 8.2 импульсов на первый вход триггера 8.3 поступает импульс напряжения, которьп устанавливает этот триггер в единичное состояние, и с выхода данного триггера, являющегося выходом блока 8, на второй вход второго элемента И 4 поступает потенциал напряжения. При наличии этого потенциала напряжения первый же поступивший на первый вход второго элемента И 4 импульс сигнала ошибки появляется на выходе второго элемента И 4 и поступает на .второй вход коммутатора 5 и на вход элемента 9 задержки. Элемент 9 задержки задерживает импульс ошибки на время, достаточное для его полного прохождения через элемент И 4, и выдает задержанный импульс со своего выхода на второй вход триггера 8.3, что приводит к установке триггера 8.3 в нулевое состояние, Потенциал напряжения на выходе триггера 8,3 и на втором входе второго элемента И 4 отсутствует, и второй

1570024 элемент И 4 закрывается для поступающих на его первый вход импульсов сиг- нала ошибки, По прохождении заданно- го интервала времени очередной импульс напряжения с выхода счетчика

8.2 импульсов поступает на первый вход триггера 8.3 и вновь устанавливает его в единичное состояние. В результате обеспечивается формирование одиночной импульсной ошибки за заданный интервал времени. Коммутатор 5 необходим для выдачи в последующие цепи устройства либо последовательность ошибки, поступающей на первый вход коммутатора, либо одиночной ошибки за заданный интервал времени, поступающей на второй вход коммутатора. Этот сигнал. ошибки в соответствующем заданном виде с выхода 20 коммутатора 5 поступает на вход счетчика 1 0 импульсов и на первый вход сумматора б по модулю два. Счетчик 10 импульсов подсчитывает общее количество импульсов ошибок . На сумматоре 6 25 по модулю два происходит суммирование испытываемого сигнала канала связи, поступающего на вход устройства с импульсами потока ошибок с заданной кратностью и заданным количеством 30

"пачки" ошибок. формула изобретения

1. Устройство для имитации искажений двоичных сигналов, содержащее сумматор по модулю два, блок установки количества ошибок и последовательно соединенные генератор случайных импульсов и формирователь последова- 40 тельности, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности имитации искажений за счет форЬ мирования пачек ошибок, введены элемент задержки, первый и второй счетчики и последовательно соединенные формирователь пачек ошибок, первый и второй элементы И и коммутатор, выход которого подключен к первому счетчику и первому входу сумматора по модулю два, второй вход которого является входом устройства, а выход которого является выходом устройства, вход первого элемента И подключен к другому входу коммутатора, первый вход объединен с входом второго счетчика, а второй вход через формирователь последовательности соединен с входом формирователя пачек ошибок, выход второго элемента И через элемент задержки подключен к входу блока установки количества ошибок, выход кото— рого подключен к другому входу второго элемента И.

2. Устройство по и, 1, о т л и ч а ю щ е е с я тем, что формирователь последовательности содержит последовательно соединенные компаратор и одновибратор, выход которого является выходом формирователя последовательности, входом которого является вход компаратора.

3, Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что формирователь пачек ошибок содержит последовательно соединенные компаратор, одновибратор и триггер, выход которого является выходом формирователя пачек ошибок, входом которого являетея вход компаратора.

4. Устройство по и. 1, о т л и— ч а ю щ е е с я тем, что.блок установки количества ошибок содержит последовательно соединенные генератор тактовых импульсов, счетчик импульсов и триггер, выход которого является выходом блока установки количества ошибок, входом которого является другой вход триггера.

1 57 0024

Составитель В. Камалягин

Редактор Н.Лазаренко Техред П.Сердюкова Корректор М, Кучерявая

Тираж 527

9аказ 1460

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101