Микропрограммное устройство управления

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах управления дискретных об7ектов с сильным разбросом длительностей выполнения отдельных микроопераций. Цель изобретения - расширение области применеия устройства. Для этого устройство содержит блок 1 памяти микрокоманд, регистр 2 адреса, регистр 3 микроопераций, регистр 4 маски, триггер 5 пуска, сумматор7, одновибратор 8, блоки 9, 10, элементов И, элементы ИЛИ 11, 12, элементы задержки 13,14 и элемент И 15. Выдача в регистр 3 кода микроопераций очередной микрокоманды из блока 1 памяти микрокоманд осуществляется при поступлении на вход 20 событий хотя бы одного из ожидаемых собатий. Управляющий сигнал для выдачи микроопераций очередной микрокоманды формируется с помощью одновибратора 8, блок 10 элементов И и элемента ИЛИ 11 в соответствии с маской из регистра 4 маски. Адрес следующей микрокоманды формируется с помощью блока 9 элементов И и сумматора 7 путем анализа кодов логических условий с входа 19 устройства. Адрес микрокоманды хранится в регистре 2 адреса, куда он загружается с помощью коммутатора 6 адреса. Триггер 5 пуска, элемент И 15, элемент ИЛИ 12 и элементы задержки 13 и 14 обеспечивают управление работой отдельных компонентов устройства. 3 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„ЯО„„15 OS60 (gg)5 G 06 F 9/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H д BTOPCHOMV СВИДЕТЕЛЬСТВУ

ФиИ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4439629/24-24 (22) 21,04.88 (46) 23,07.90.Бюл, №- 27 (71) Кишиневский научно-исследовательский институт Квант" (72) А.А.Гремальский (53) 681,3 (088.8) (56) Авторское свидетельство СССР № 1211724, кл. G 06 F.9/22, 1984.

Авторское свидетельство СССР

¹ 1309023, кл. G 06 F 9/22, 1985, (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО

УПРАВЛЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано в устройствах управления дискретных объектов с сильным разбросом длительностей выполнения отдельных микроопераций, Цель изобретения— расширение области применения устройства, Для этого устройство содержит блок 1 памяти микрокоманд, регистр 2 адреса, регистр 3 микроопераций, регистр 4 маски, триггер 5.пуска, сумма2 тор 7,одновибратор 8,блоки 9,10 элементов И, элементы ИЛИ l,- 12, элементы задержки 13, 14 и элемент

И 15. Выдача в регистр 3 кода микроопераций очередной микрокоманды из блока 1 памяти микрокоманд осуществляется при поступлении на вход 20 событий хотя бы одного из ожидаемых событий. Управл тющий сигнал для выдачи микроопераций очередной микрокоманды формируется с помощью одновибратора

8, блока 10 элементов И и элемента ИЛИ ll в соответствии с маской из регистра 1 маски, Адрес следующей микрокоманды формируется с помощью блока 9 лементов И и сумматора 7 путем анализа кодов логических условий с входа 19 устройства, Адрес микрокоманды хранится в регистре 2 адреса, куда он загружается с помощью коммутатора 6 адреса. Триггер 5 пуска, .элемент И 15> элемент ИЛИ 12 и элементы задержки 13 и 14 обеспечивают управление работой отдельных компонентов устройства, 3 ил.

15803

Изобретение относится к вычислительной технике и может быть использовано в устройствах управления дискретных объектов, Цель изобретения — расширение области поименения устройства за счет реализации возможности программного выбора произвольного набора событий окончания выполнения микрооперации и за счет реализации возможности произвольного выбора начальной микроко", манды от внешнего источника.

На фиг.l представлена функциональная схема предлагаемого устройства; на фиг,2 — формат микрокоманды; на фиг.3 — пример временной диаграммы, иллюстрирующей функционирование устройства, Микропрограммное устройство управ- о ления содержит блок 1 памяти микрокоманд с выходом 1,1 кода микроопераций, выходом 1,2 маски условий, выходом 1.3 адреса и выходом 1,4 маски событий, регистр 2 адреса, регистр 3 25 микроопераций, регистр 4 маски, триггер 5 пуска, коммутатор 6 адреса, сумматор 7, одновибратор 8, первый 9 и второй 10 блоки элементов И, первый 11 и второй 12 элементы HJIH, первый 13 и второй 14 элементы задержки, элемент И 15, вход 16 пуска, вход

17 принудительного останова, вход 18 кода операции, вход 19 логических условий, вход 20 событий окончания выполнения микрооперации, выход 21 (кода микроопераций).

Поле 22 микроопераций (фиг,2) включает группу разрядов, которой соответствует выход 1,1 кода микроопераций блока 1 памяти микрокоманд, Поле 23 микрокомаццы включает группу разрядов„ которой соответствует выход 1.2 маски условий. Если

i-й разряд поля установлен в "0"

45 (установлен в "1"), условие Х . не I участвует (участвует ) в формировании адреса следующей микрокоманды, Поле 24 микрокоманды включает группу разрядов, которой соответствует выход 1,3 адреса и предназначено для формирования адреса следующей микрокоманды.

Поле 25 микрокоманды включает группу разрядов, которой соответствует выход 1.4 маски событий. Если

j--й разряд поля установлен в "0" (установлен в "1"), сигнал наступления события Я не вызывает (вызывает) 0 4 выдачу кода микроопераций микрокоманды на выход устройства.

На фиг.3 приняты следующие обозначения: сигнал 26 на входе 16 пуска устройства, сигнал 27 на синхровходе регистра 2 адреса; сигнал 28 на синхровходе регистра 4 маски; сигнал

29 на входе сброса регистра 4 маски1 сигнал 30 на входе 20 устройства; сигнал 31 на. выходе элемента HJIH 11; сигнал 32 на выходе одновибратора 8; сигнал 33 на синхровходе регистра 3 микроопераций; сигнал 34 на выходе 21, величина Д, задержки первого элемента 13 задержки величина д задержки второго элемента 14 задержки;

1Ф 3 моменты времени наступления событий, которые не маскируются полем 25 микрокоманды I- 2 y 4 MoMp HTbI поступления событий, которые маскируются полем 25 микрокоманды.

Блок i памяти микрокоманд предназначен для хранения микрокоманд и имеет четыре выхода, С выхода 1,1 считываются сигналы микроопераций, которые поступают на информационный вход регистра 3 микроопераций. С выхода 1,2 считывается маска условий, в которой "1" отмечены проверяемые, т.е. участвующие в формировании адреса следующей микрокоманды условия, с выхода 1.3 считывается код, участвующий в формировании адреса следующей микрокоманды, с выхода 1,4 считывается маска событий„ в которой

"1" отмечены анализируемые события, т,е, те события, при поступлении хотя бы одного из которых код микроопераций рассматриваемой микрокоманды выдается на выход 21 устройства.

Регистр 2 адреса предназначен для приема и хранения адресов микрокоманд из блока 1 памяти микрокоманд, Прием информации в регистр осуществляется при наличии на его синхровходе сигнала, формируемого на выходе эле- . мента ИЛИ 12. Регистр. 3 микроопераций предназначен для приема, хранения и выдачи кодов микроопераций на выход 21 устройства„ Прием информации в регистр осуществляется при наличии на его синхровходе сигнала, формируемого на выходе элемента И 15, Регистр 4 маски предназначен для хранения кода, поступающего с выхода

1,4 маски событий блока 1 памяти микрокоманд.

1580360!

Асл A + Х 4 <ó

Триггер 5 пуска предназначен для задания режима работы устройства режим "Работа" и режим "Принудительный останов", Коммутатор 6 адреса предназначен для передачи на информационный вход регистра 2 адреса кода поступающего либо с выхода сумматора 7, либо с входа 18 кода операции, . Сумматор 7 и первый блок 9 элементов И предназначены для формирования адреса следующей микрокоманды.

Адрес следующей микрокоманды формируется как где А — код, поступающий с выхода

1.3 адреса; 20

Х вЂ” код условий, поступающий с входа 19 логических условий устройства;

М вЂ” код поступающий с выхода

У

У

1 3 маски условий

Ф вЂ” операция поразрядной ° конъюнкции кодов.

Если в маске условий все разряды замаскиронаны1 т.е, X = 0...00, очевидна А „ = А, -- е, выполняется

30 безусловный переход па адресу, поступающему с выхода 1,3 блока 1 памяти микрокоманд, Реализация ветвлений с произнольнбй топологией обеспечивается путем установки в "1" разрядов по- 35 ля 23 микрокоманды, которые соответствуют проверяемым логическим условиям.

Одновибратор 8 одиночнога импульса, второй блок 10 элементов И и пер- 40 ный элемент ИЛИ 11 предназначен для

/ формирования управляющего сигнала, определяющего момент выдачи када микроопераций, на выход 21 устройства и приема. адреса следующей микрокоманды 45 в регистр 2 адреса, Управляющий сигнал выдается на выходе одновибратора 8 в момент времени поступления, хотя бы одного из событий, отмеченных "1" н коде, поступающем с выхода регистра 4 маски. Под-, разумевается, что момент поступления события Я указывается сигналом в .!

j-м разряде входа 20, 55

Элемент ИЛИ 12 предназначен дпя объединения сигналов, поступающих с входа 16 пуска устройства, либо с выхода элемента И 15, Элемент 13 задержки предназначен для задержки управляющего сигнала на время переключения коммутатора 6 адреса и устранения состояний на входах регистра 2 адреса. Элемент 14 задержки предназначен для задержки управляющего сигнала на время приема адреса в регистр 2 адреса и чтения микракаманды из блока 1 памяти микрокаманц, устраняя тем самым состояния на входах регистра 4 маски.

Элемент И -15 предназначен для запрета прохождения управляющего сигнала с выхода одновибратара 8 при принудительном астанове устройства, Устройство работает следующим образом, Устройство предназначено для выдачи управляющих сигналов (микроопераций), причем выдача кода микроопераций очередной микрокоманды происходит при Yаступленпи хотя бы одного из событий, указанных н микрокоманде.

В исходном состоянии триггер 5 пуска, регистр 3 микроопераций, регистр 4 маски находятся н нулевом состоянии. Цепи приведения схемы в исходное состояние на фиг,! условно не показаны.

При подаче cvãíàëà на вход 16 пуска коммутатор 6 адреса переключается на передачу када с входа 18 кода операций на информационный влад регистра 2 адреса, Одчонременно триггер 5 пуска устанавливается н единичном состоянии, Си-нал с входа 16 пуска, проходя через первый элемент

13 задержки и второй элемент HJIH 12 поступает на синхровход регистра 2 адреса и н регистре 2 заносится адрес первой микрокоманды, При изменении содержимого регистра адреса запускается процесс чтения из блока памяти микрокоманд и на его выходах 1, 1 — 1,4 появляются соответствующие поля микрокоманды. Одновременна сигнал с выхода элемента

ИЛИ 12, проходя через элемент 14 задержки, поступает на си...хронход регистра 4 маски, и в регистр 4 заносится поле 25 микрокоманды, Сигналы с выхода регистра 4 маски поступают на соответствующие входы элементов И блока 1О элементов И, При этом к входам элемента ИЛИ !i могут пройти только сигналы с тех разрядов входа

1580360

?О, которые отмечены "1" в поле 25 маски событий, Одновременно поле 22 микроопераций поступает на информационный вход регистра 3 микроопера5 ции„а поля 23 и 24 соответственно на блок 9 элементов И и сумматор 7, При этом блок 9 элементов И логически подключает к входу сумматора лишь те разряды входа 19 логических условий, которые отмечены "1" в поле 23 маски условий микрокоманды, Устройство переходит в режим ожидания момента наступления хотя бы одного из событий, указанных в поле 25 маски событий, Предполагается, что в некотором моменте времени t поступает хотя

1 бы одно из ожидаемых событий. Сигнал с соответствующего разряда входа 20, проходя через соответствующий элемент И блока 10 элементов И (на другой вход этого элемента с регистра

4 маски событий поступает единица) и через первый элемент ИЛИ 11 посту в 25 лает на вход одновибратора 8, который вырабатывает на своем выходе импульс.

Импульс с выхода одновибратора 8 поступает на вход сброса регистра 4 маски, устанавливая его в нулевое сос-30 тояние. Тем самым блок 10 элементов И логически отключает вход 20 от входов элемента ИЛИ 11, устраняя возможные состояния сигналов во время переходных процессов чтения блока I памяти

35 микрокоманд, Одновременно импульс с выхода одновибратора 8 через элемент

И 15 поступает на синхровход регистра 3 микроопераций и в регистр 3 заносится поле 22 микроопераций микрокоманды с выхода I, 1 блока I памяти. Этот же импульс через элемент

ИЛИ 12 поступает на синхровход регистра 2 адреса, в котором заносится адрес А следующей микрокоманды, се получаемый через коммутатор 6 адре-. са с выхода сумматора 7, Изменение содержимого регистра 2 адреса вновь запускает процесс чтения из блока 1 памяти микрокоманд и

50 на его выходах появляются соответствующие поля следующей микрокоманды.

Импульс с выхода элемента 14 задержки записывает.в регистр 4 маски, поле

25 новой микрокоманды и незамаскиро55 ванные разряды входа 20 логически и подключаются к входам элемента ИЛИ 11, Устройство переходит в режим ожидания момента поступления хотя бы одно го из событий, указанных в поле 25 маски событий микрокоманды.

Предполагается, что в момент времени t< на вход 20 поступили сигналы лишь маскированных событий, т,е, событий, отмеченных в поле 23 маски событий значением,"0". Очевидно, при этом соответствующие элементы И блока 10 элементов И не пропускают сигналы рассматриваемых событий к входам элемента ИЛИ 11 поэтому его выход не изменяется и устройство остается в режиме ожидания событий.

Если в момент времени t3 поступает хотя бы одно из ожидаемых событий, сигнал с выхода элемента ИЛИ 11 вновь запускает одновибратор 8 и т.д, Таким образом, выдача поля 22 микроопераций микрокоманд осуществляется в моменты времени, определяемые наступпением ожидаемых событий, Признаком конца микропрограммы является микрокоманда, в поле 25 маски событий которой записаны нули, При выборке указанной микрокоманды и .занесение поля 25 в регистр 4 маски, вход 20 событий блоком 10 элементов И логически отключается от элемента ИЛИ 11, т.е. ни одно из всевозможных событий не сможет в дальнейшем запустить одновибратор 8 °

Процесс выборки микрокоманд можно прервать и в принудительном порядке, подав сигнал на вход 17 принудительного останова, При этом триггер 5 пуска сбрасывается в нулевое состояние, блокируя прохождение управляющего сигнала с выхода одновибратора 8 через элемент И 15 к регистру 2 адреса. к регистру 3 микроопераций и к регистру

4 маски.

При формировании адреса А „очередной микрокоманды возможны следующие случаи . реализация линейных участков микропрограммы без проверки логических условий. В этом случае в поле 23 маски условий записываются нули, т.е, И „ = 0...00, а в поле 24 адреса — адрес А следующей микрокоманды. При этом на выходе сумматора получено

Асл A+ л 4 И Ав реализация безусловных переходов в микропрограммах, в этом случае в поле 23 маски условий записываются нули, а в поле 24 адреса — адрес

1580360

Например, микрокоманда, на которой необходимо передать управление при условии„что х, = 0 (ложно), х = 1 (истинно), х = 1 (истинно ), должна размещаться по адресу

Að )„,=А+ 2 О+ 2 1+ 2 !

= А+ 6, 30 где А — адрес, по которому размещается микрокоманда, выполняемая при ложности всех условий х;,х °, х; ю

Формула изобретения

Микропрограммное устройство управления, содержащее блок памяти микрокоманд, регистр микроопераций, регистр

40 адреса, сумматор, триггер пуска, два элемента задержки, одновибратор, два элемента ИЛИ, элементы и два блока элементов И, причем вход пуска устройства подключен к первому установочному входу триггера пуска, второй установочный вход которого подключен к входу принудительного останова устройства, выход которого подключен к выходу регистра микроопераций, информационный вход которого подключен к выходу кода микроопераций блоперехода; реализация ветвлений с различной конфигурацией проверяемых логических условий. При этом в поле

23 маски условий записываются единицы в тех разрядах, соответствующие условия которых необходимо проверить, Б поле 24 адреса записывается адрес А микрокоманды, которую необ- . ходимо выполнить, если все проверяемые логические условия ложны, При заданной инстинности проверяемых логических условий х;, х;,...х;

11 12 1% Ф адреса А,ц, размещения микрокоманд, на которые должно выполняться ветвле5 ние, определяются как !

11- 1 12

Арбуз А+2 х +2 х + разм 11 7

1К-1

+ +2

° 4 °

20 ка памяти, микрокоманд, выход маски условий которого подключен к первому входу первого блока элементов И, второй вход которого соединен с входом логических условий устройства, вывыход триггера пуска соединен с первым входом элемента И, о т л и ч а ющ е е с я тем, что, с целью расширения области применения за счет реализации возможности программного выбора произвольного набора событий окончания выполнения микроопераций и за счет реализации возможности произвольного выбора начальной микрокоманды от внешнего источника, оно дополнительно содержит регистр маски и коммутатор адреса, выход которого соединен с информационным входом регистра адреса, выход которого соединен с адресным входом блока памяти микрокоманд, выход маски событий которого соединен с информационным входом регистра маски, выход которого соединен с первым входом второго блока элементов И, второй вход и выходы которого подключены соответственно к входу событий окончания выполнения микроопераций устройства и вхо" дом первого элемента ИЛИ, выход которого через одновибратор подключен K входу сброса регистра маски и вто" рому входу элемента И, выход которого соединен с синхровходом регистра микроопераций и первому входу второго элемента ИЛИ, второй вход которого соединен с выходом первого элемента задержки, вход которого подключен к управляющему входу коммутатора адреса и к входу пуска устройства, вход ко-, да операции которого соединен с первым информационным входом коммута.тора адреса, второй информационный вход которого соединен с выходом сумматором, первый и второй входы кото-. рого подключены соответственно к выходу первого блока элементов И и выходу адреса блока памяти микрокоманд,, выход второго элемента ИЛИ соединен с синхровходом регистра адреса, а через второй элемент задержки с синхровходом регистра маски.

1580360

Фиг 2

Фиг.д

Составитель Ю,Ланцов

Редактор Г.Гербер Техред А.Кравчук

Корректор С.Шекмар

Заказ 2013 Тираж 570 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

1!3035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101