Устройство для обнаружения ошибок в равновесном коде

 

Изобретение относится к автоматике и вычислительной технике. Его использование в системах обработки цифровой информации позволяет повысить быстродействие. Устройство содержит генератор 1 тактовых импульсов, многоканальный преоразователь 2 параллельного кода в последовательности импульсов, триггер 3, блок 4 подсчета импульсов, элементы ИЛИ 5, 11, реверсивные накопители 6, группу элементов И 7 и элементы И 9, 10. Поставленная цель достигается благодаря введению группы элементов ИЛИ 8 и группы элементов И 12. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (ц) Н 03 М 7/20, 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ, ГОСУДАРСТВЕННЫЙ КОМИТЕТ

f10 ИЮБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К Д ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4340956/24-24 (22) 08.12.87 (46) 23.07.90. Бюп. ¹ 27 (72) О.Н.Музыченко (53) 681,325 (088.8) (56) Авторское свидетельство СССР

¹- 1149260, кл. С 06 F 11/00, 1982.

Авторское свидетельство СССР ¹ 1325480, кл, С 06 F 11/00, 1986. (54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ОШИБОК В РАВНОВЕСНОМ КОДЕ (57) Изобретение относится к автома„„SU,, ЕИОЩ4 А 1

2 тике и вычислительной технике, Его использование в системах обработки цифровой информации позволяет повысить быстродействие. Устройство содержит генератор 1 тактовых импульсон, многоканальный преобразователь

2 параллельного кода в последовательности импульсов, триггер 3, блок 4 подсчета импульсов, элементы ИЛИ 5, 11, реверсивные накопители 6, группу элементов И 7 и элементы И 9,10. Поставленная цель достига .тся благодаря введению группы элементов ИЛИ 8 и группы элементов И 12. 1 ил.

1580564

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах обработки цифровой информации.

Цель изобретения — повьппение быстродействия.

На чертеже приведена функциональная схема предлагаемого устройства.

Устройство содержит генератор 1 тактовых импульсов, многоканальный преобразователь 2 параллельного кода ,,: в последовательности импульсов, триг.гер 3, блок 4 подсчета импульсов, .первый элемент ИЛИ 5, реверсивные на- 15 копители 6, первую группу элементов

И 7, группу. элементов ИЛИ 8, первый

9 и второй 10 элементы И, второй элемент ИЛИ 11 и вторую группу эле ментов И 12. Устройство содержит так- 20 же информационные 13 и установочные

14 входы, информационный выход 15 и выход 16 окончания работы.

Устройство предназначено для работы с и-разрядным кодом с постоянным 25 числом К единиц.

Многоканальный преобразователь 2 может быть выполнен на распределителе импульсов, выходы которого соединены с первыми входами 2р групп элементов И (2р — число. каналов преобразователя 2), вторые входы элементов

И каждой группы являются информационными входами 13 соответствующего канала преобразователя 2, а выходы соединены с входами элемента ИЛИ, выход которого является выходом соответствующего канала преобразователя

2, тактовый вход распределителя импульсов является тактовым входом преобразователя 2, а выход его последнего разряда — выходом окончания работы преобразователя 2.

Многоканальный преобразователь 2 может быть также выполнен в виде 2р регистров сдвига, соединенных информационными входами с соответствующими информационными входами 13 преобразователя 2, тактовыми входами — с его тактовым входом, а выходами переноса— с соответствующими информационными выходами преобразователя 2, инверсные выходы каждого регистра сдвига соединены с входами своего элемента И, а выходы последних — с входами элемента

И, выход которого является выходом окончания работы преобразователя 2.

Триггер 3 выполняется в виде RSтриггера, если многоканальный преобразователь 2 выполнен на регистрах сдвига, либо на распределителе импульсов, сигнал на выходе окончания работы которого синхронизован с паузой между тактовыми импульсами, или в виде счетного триггера, если преобразователь 2 выполнен на распределителе импульсов, сигнал на выходе окончания работы которого синхронизован с тактовым импульсом.

Реверсивный накопитель 6 может быть выполнен в виде реверсивного счетчика с двумя счетными входами на з

1п1

log2(- +1)(разрядов, соединенного р прямыми выходами с входами элемента

ИЛИ, прямой выход которого является первым, а инверсный выход — вторым выходами накопителя 6, суммирующий и вычитающий счетные входы счетчика являются соответственно первым и вторым счетными входами реверсивного накопителя 6.

В исходном состоянии в счетчик реверсивного накопителя б,i с входов

14.i записывается код числа п ; входов (p+i)-го канала многоканального преобразователя 2, Блок 4 подсчета импульсов может быть выполнен в виде реверсивного

Ф счетчика на b )log (K +2), K =

= max(K,) — () раарадсв, суммирующий и вычитающий счетные входы которого являются соответственно первым и вторым счетными входами блока 4. Прямой выход старшего разряда счетчика является выходом переполнения блока 4, а его выходы соединены с входами элемента И, выход которого является информационным выходом счетного блока 4, причем элемент И соединен входами с прямыми выходами разрядов счетчика с номерами, равными номерам единичных разрядов в двоичном представлении числа q+K, и инверсными выходами остальных его разрядов, где

q=2 -К-1 О. В исходном сос оянии в счетчик блока 4 с входов 14.р записывается код числа n2 +q.

Кроме того, реверсивйый счетчик может в исходном состоянии устанавливаться с входов 14.р в состояние, при котором в него записан код числа и g, т. е. q=0, однако при этом выходом переполнения блока 4 является выход порогового элемента с весами входов 2 и порогом К+1, соединяемо1580ч64

l0

20 го входами с прямыми выходами реверсивного счетчика.

Элементы И 12 могут устанавливаться непосредственно на выходах каналов преобразователя 2.

Устройство функционирует следующим образом.

В исходном состоянии многоканальный преобразователь 2, триггер 3, накопители 6 и блок 4 сброшены. На информационные входы 13 подан контролируемый код, причем на входы каналов от первого до р-го он подан в прямом виде, а на входы каналов от (p+1)"га до (2р)-ro — в инверсном либо в прямом, но инвертируется установкой инверторов на соответствующих входах многоканального преобразователя 2 либо выполнением соответствующих входов преобразователя 2 инверсными.

При поступлении тактовых импульсов на тактовый вход многоканального преобразователя 2 с выхода генератора 1 тактовых импульсов преобразователь 2 преобразует количество единичных сигналов на информационных входах каналов от первого да р-га и количество нулевых сигналов на информационных входах каналов от (р+ 1)-га до (2р)-ro в количество импульсов на выходах соответствующих каналов. Импульсы с выхода (2р)-га канала многоканального преобразователя 2 поступают на вычитающий счетный вход блока 4, а с выхода р-ro канала — через элемент ИЛИ 5 на суммирующий вход блока 4. Если импульс поступает только на суммирующий или только на вычитающий входы блока 4, та к ега содержимому прибавляется или ат ега содержимого вычитается соответственно единица. Импульсы с выхода i-га канала многоканального преобразователя 2 поступают на суммирующий вход реверсивного накопителя б.i а с выхода (p+i)-го канала — на вычитающий счетный вход реверсивного накопителя б,i через элемент ИЛИ 8.i. Если импульс поступает только на суммирующий вход реверсивного накопителч 6, то к его содержимому прибавляется единица, а если только на вычитающий счетный вход, то от его содержимого вычитается единица. Если импульсы поступают одновременно с i-ro и (p+i)-го или р-го и (Zp)-го каналов преобразователя 2, то состояние реверсивного на30

55 капителя 6.i:плп счс гнаго блока 4 не изменяется благодаря элементам П 12.

Работа продолжается таким образом да оканча"..ия преобразования м одного када мнагака«аль«ым преобразователем

2. По аканчани!! преобразования оч самоблокируется и далее импульсов на выходах своих ка«алов не формирует.

При этом сигналам сс своего выходB. окончания рабаты преобразователя 2 переключает триггер 3, «а гыходе которого появляется еди«ичный сигнал.

Далее происходит процесс паслсдавательнога перес..ста садержимсга реверсивных накопителей 6 в блок . !1усть б,i — наиме«ьшпй «амер реверсив !orа накопителя, в который записан ненулевой кад, причем к моменту ака«чания рабаты преобразователя 2 в каждый påâåðсив«ый «акапиTель 6.1 записан код числа еди«ичных сигналов на паре групп инфармап«а«ных входов 13.1 и 13.(p+i). Прп этом еди«и-гным сиг«алом C. первого выхода реверсивного накопителя 6.1. и едии ;чными сиг«алами с вторых вьг ада« реверсив«ы:; нека пителей 6, 1 — 6.(i — 1) разрешается прохождение тактовых импульсов через элемент И 7.1 н элемент 1!111! 5 «а суммирующий вход счет«ага блока 4 и через элемент И 7.i н элемент ИЛИ 8.i на вычитающий:асхад реверсиьнага накопителя 6.i, при этом кажды!", раз к садери. маi tу блаKа 4 прибавляoTcя а аT содержимого реверс«".«oão «акапителя

6. !. вычитается c.„"„ t«t!UQ, P 550TH. Ilpo далжается таким образам да обнуления реверсивного «акапителя 6 ° i, при этом на ега первом выходе появляется нулевой сигнал, запрещающий дальнейшее прахахде«ие тактовых импульсов через элемент И 7 ° i, а на втором выходе единичный, разрешающий. их прохождение через элеме,ггы И 7. (i+1) — 7. (р-1) .

И далее аналогично асущестьляются обнуле«ие реверсивным накопителей

6, (i+I) — 6. (p-i) и пересчет их содержимого в счетчик блока 4.

Д

Если,7 Х < К, та работа устрайст1 ! =-I ва продолжается да обнуления всех реверсивных накагителей 6 при этом на их вторых выходах паявляютсч единичные сигналы, поступающие на входы элемента И 9 и вызывающие на выходе

16 .окончания рабаты устройства единичный сигнал, свидетепьствуюший об окончании цикла работы. Результат

1580564 и снимается с выхода 15: если . Х<=K

1-( то на выходе 15 единичный сигнал, еси и ли,; Х; К, то нулевой. Если,0 Х; ) 5

3 аф \

>К, то работа устройства продолжается до накопления в блоке 4 (К+1) импульса, при этом на его выходе переполнения появляется единичный сигнал, 10 поступающий через элемент И 10 на вход элемента ИЛИ 11 и вызывающий

: единичный сигнал на выходе 16 окончания работы устройства. С выхода 15 сйимается нулевой сигнал.

Таким образом, предлагаемое устройство обеспечивает более высокое быстродействие, чем известное.

Формула из о бр ет ения

Устройство для обнаружения ошибок в равновесном коде, содержащее много канальный преобразователь параллель- 25 ного кода в последовательности импульсов, информационные входы .первого — 2р-го каналов которого являются соответствующими информационными входами устройства, генератор тактовых 0 импульсов, выход которого подключен к первым входам элементов И первой группы и тактовому входу многоканального преобразователя параллельного кода в последовательности импульсов, выход окончания работы которого соединен с входом триггера, выход которого подключен к вторым входам элементов И первой группы и первому входу первого элемента И, первый — (р-1)-й 40 реверсивные накопители, первые выходы которых соединены с третьими. входами одноименных элементов И первой группы, выходы которых подключены к соответствующим входам первого элемента 45

ИЛИ, второй выход i-ro реверсивного накопителя (i-1, р-1) соединен с (i+

+3)-мн входами (i+1)-ro - (р-1)-го элементов И первой группы и (i+1)-м входом первого элемента И, выход которого подключен к первому входу второго элемента ИЛИ, выход которого является выходом окончания работы устройства, блок подсчета импульсов, выход переполнения которого соединен с первым входом второго элемента И, выход р-ro канала многоканального преобразователя параллельного кода в последовательности импульсов соединен с р-м входом первого элемента ИЛИ, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в устройство введены группа элементов

ИЛИ и вторая группа элементов И, выходы 2р-го и первого — (р-1)-го каналов многоканального преобразователя параллельного кода в последовательности импульсов соединены соответственно с прямыми входами 2р-ro и первого — (р-1)-ro и инверсными входами р-ro — (2р-1)-го элементов И второй группы, выходы (р+1)-го — (2р-1)-го каналов многоканального преобразователя параллельного кода в последовательности импульсов соединены с первыми входами соответственно первого— (р-1)-ro элементов ИЛИ группы, вторые входы которых подключены к выходам одноименных элементов И первой группы, вьиоды первого - (р-1)-ro элемен» тов ИЛИ группы и первого элемента

ИЛИ подключены соответственно к инверсным входам первого — (р-1)-го и (2р)-го.и прямым входам (р+ 1)-го(2р-1)-ro и р-ro элементов И второй группы, выходы i-го и (p+i)"ro элементов И второй группы (i 1 р-1) соединены соответственно с первым и вторым счетными входами i-ro реверсивного накопителя, установочные входы которого являются i-ми установочными входами устройства, выходы р-го и 2р-го элементов И второй группы подключены соответственно к первому и второму счетным входам блока подсчета импульсов, установочные входы и информационный выход которого являются соответственно р-ми установочными входами и информационным выходом устройства, второй вход и выход второго элемента.И подключены соответственно к выходу триггера и второму входу второго элемента ИЛИ.