Устройство начальной синхронизации процессоров в резервированной системе

 

Изобретение относится к вычислительной технике и может быть использовано в системах обработки информации высокой надежности. Цель изобретения - повышение надежности устройства . Устройство содержит переключатель режима работы, блоки выделения адреса, вентильные регистры, схему формирования сигнала требования прерывания , блоки вьщеления переднего и заднего фронтов сигнала, триггеры требования синхронизации, начала Изобретение относится к вычислительной технике и может быть использовано в системах обработки информации высокой надежности Цель изобретения - повышение наг. дежности устройства На фиг.1 представлена структурная схема устройства начальной синхронизации процессоров в резервированной .системе;на фиг.2 - временные диаграммы его работы синхронизации, фиксации переднего и заднего фронтов сигнала, фиксации сигнала, управления выбором команды, элементы И, ИЛИ, НЕ, стартовые регистры . Цель изобретения достигается тем, что вводимый в синхронный: режим работы процессор после включения зацикливается на исполнении команды безусловного перехода на саму себя. Работающие процессоры после обработки сообщения о таком состоянии вводимого процессора тоже переходят на выполнение той же команды. В этот момент происходит подсинхронизация фаз выполнения команды, а затем ее автоматическая подмена на другую, например на команду выхода из прерывания. Такой алгоритм начальной синхрониЗации параллельно работающих процессоров позволяет проводить процесс синхронизации при выключенной системе прерываний, сделать его строго заданным по..времени и свободным от возможности появления неконтролируемых сбойных ситуаций, 2 ил. Устройство (фигоО содержит переключатель 1 режима работы, блоки 2, 3 вьщеления адреса, вентильные регистры 4, 5, 6, схему 7 формирования сигнала требования прерывания, блоки 8-11 вьщеления переднего фронта сигнала , блоки 12, 13 выделения заднего фронта сигнала, триггер 14 требования синхронизации, триггер 15 начала синхронизации , триггер 16 фиксации заднего фронта сигнала, триггер 17 фиксации переднего фронта сигнала, триггер (Л ел СО к 00 VI со

СОЮЗ СОВЕТСНИ

СОЦИАЛИСТИЧЕСКИХ

РЕСПЮЛИН (51)5 С 06 F 11/18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМ У СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ по изоБРетениям и отнРытиям пРи Гннт сссР

1 (21) 4626876/24 (22) 27. 12.88 (46) 23.10.91. Вюл. Y- 39 (72) С.Д.Коновалов и И.С.Королев (53) 681.32 (088,8) (56) ТИИЭР, т. 66, М 10, 1978, с. 108, рис. 3.2.

Авторское свидетельство СССР

У 145643, кл. С 06 F 11/18, 1986. (54) УСТРОЙСТВО НАЧАЛЬНОЙ СЮХРОН1

ЗАЦИИ ПРОЦЕССОРОВ В .РЕЗЕРВИРОВАННОЙ

СИСТЕМЕ (57) Изобретение относится к вычислительной технике и может быть использовано в системах обработки информа ции высокой надежности. Цель изобретения - повышение надежности устрой ства. Устройство содержит переключа тель режима работы, блоки выделения адреса, вентильные регистры, схему формирования сигнала требования прерывания, блоки вьщеления переднего и заднего фронтов сигнала, триггеры требования синхронизации, начала т

Изобретение относится к вычисли тельной технике и может быть использовано в системах обработки информации высокой надежности.

Цель изобретения — повьппение на дежности устройства.

На фиг.1 представлена структурная.схема устройства начальной синхрони" зации процессоров в резервированной,системе;на фиг.2 — временные диагI раммы его работы„

„„сц „„1582873 Al

2 синхронизации, фиксации переднего и заднего фронтов сигнала, фиксации сигнала, управления выбором команды, элементы И, ИЛИ, HF., стартовые регистры. Цель изобретения достигается тем, что вводимый в синхронныйгрежим работы процессор после включения зацикливается на исполнении команды безусловного перехода на саму себя.

Работающие процессоры после обработки сообщения о таком состоянии вводимого процессора тоже переходят на выполнение той же команды. В этот момент происходит подсинхрониэация фаз вьг" полнения команды, а затем ее автоматическая подмена на другую, например на команду выхода иэ прерывания.

Такой алгоритм начальной синхронизации параллельно работающих процессоров позволяет проводить процесс синхронизации при выключенной системе

I прерываний, сделать его строго заданным по:времени и свободным от возмог ности появления неконтролируемых а сбойных ситуаций. 2 ил. (Я

Устройство (фиг. 1) содержит переключатель 1 режима работы, блоки 2, 3 вьщеления адреса, вентильные регистры 4,,5, 6, схему 7 формирования сигнала требования прерывания, блоки

8-11 вьщсления переднего фронта сигнала, блоки f 2, 13 выделения заднего фронта сигнала, триггер 14 требования синхронизации, триггер t5 начала синхронизации, триггер 16 фиксации заднего фронта сигнала, триггер 17 фиксайии переднего фронт» сигнала, триггер

1582873

18 <(>ик с;(ц(.(и сигнала, три гг ер 1 9 упI равления выбором команды, элементы

ИЛИ 20-25, элементы И 26-35, элементы Hl . 36, 37,. стартовые регистры 38, 39, вход сброса 40, вход 41 строби" рующего сигнала, шину 42 стробируищего сигнала, информационную шину,43, выход 44 сигнала требования синхронизации, выход 45 сигнала синхронизации,1 входы 46, 47 сигналов требования синхронизации шину 48 сигнаЛа требо вания синхронизации, выход 49 сигнала требования прерывания, входы 50, 51, сигналов синхронизации, выход 52 сиг- 15 нала фиксации фазы., входы 53, 54 сигналов требования йиксации: фаз. уст-PQHC.VBH

Устройство работает в двух режимах, задавя«мых переключателем 1. Если п«реключатель 1 замкнут (режим "ве" дущий")„ триггер 18 независимо от сигналя на входе 40 "Сброс" будет находиться во взведенном состоянии

,НЫСОКИЙ УРОВЕНЬ На ИНВЕРСНОМ ВЫХО де), В этом случае процессором по сгробу на входе 41 через элемент

И 27 будет опрошен первый стартовый регистр 35 и считан адрес 140000, .".;Оторый является начальнь(м адресом ирограмьь (независимои работы процес-:.Ор ов.

Если переключатель 1 разомкнут (о«><им "ведомый ), триггер 18 после сигнала на входе 40 "Сброс" останется.

35 сброшенно(< с< стоянИи, Проце<- -сор9 вьработав посл« включения питания строб на входе 41, через элемент

И 26 читывает содержим>2е второго

40 100000", Затем обращается к регистру

:-д;,«сом "10000" (блок ? выделения

:абдт.«". з я вентильный регистр 4) и

"ч." .в-.«т код "1!7!2000", который эаписывя«тся в счет (ик ьоманд для загрузки i<î(Iàíä и их выполнения, по адресу 176(I(I(2" находится ., Регистр с автоматически сменяеиой информацией (блок 3 вь(целения адреса, вентильные"регист1>ь(5 и 6, элементы

И 28, 29), В зависимости от coàòîÿíè5( çèãI «pà 19 при <>бращении к регистру

5 или 6 мо>к«т бы- ь считая код "777" или "2". Код "777" соответствует команде б«ау«лонного ((ер«хода на зту

z!:.! после включения по сигналу на нх ., (1 "Сброс" сбра". сь>ва .-., ся триггер 16, ч «р ез эл емент

ИЛИ 25 триг еры 17, 18 и триггер 14„ который своим инверсным выходом сбрасывает триггеры 15 и 19. Поэтому первый после включения питания строб на шине 42 пройдет через элемент И

28 и на шинах 43 АЦРЕС/ДАНИИЕ будет выставлен код "777". Процессор зациклится на этой команде, будет .ее считывать и исполнять до тех пор, пока не произойдет подмены кода команды.

Строб на шине 42 через эл«м«(((i 28> кроме того, взведет триггер 14 (см. диаграмму на фиг,.2) и в „>n(отаищуи часть мажоритарной системы пойдег требование с выхода 44, г;-воряще» о том, что включился новый проц«ссср и требуется..осуществить начяльнуи син":;ронизапию. Строб на шин« 42» проЙдя через элементы И 28, 32 и 34 и ИЛИ 20, формирует. строб на выходе

45 синхро.",изации, который сообщает процессору,. что данные на шинах 43 (в данном случае,код "777") выставлены, До появления строба ня выходе 45 работа процессора йриостанавливается.

Процессор будет находиться в ожидании (зациклен) с выставленным требованием на. синхронизацию на выходе

44 до тех пор, пока из работающей части системы не придет хотя бы один ответный сигнал требования синхронизации на входе 46 или 47. Зти ответные сигналы сформируют ня выходе элемента ИЛИ 21 сигнал на шине 48.

Сигнал на шине 48 в работаищих процессорах обрабатывается по-разному.

Сформированный" во вводим >м >роцессоре сигнал с выхода 44 поступает в работающий процессор в виде сигналов со входа 46 или 47, котор"(е через элемент ИЛИ 21 и схему 7 вы:овут но- явление сигнала требования прерывания на выходе 49. Работаю»(ие процес> оры принимают сигнал с выхода - 9 и >входят в прерывание-подпрограмму начальной синхронизации. Триггер 18 находится во взведенном состоянии: либо процессор был запущен в режим "ведущий" (переключатель 1 замкнут1, либо с ним уже были проведены операции начальной синхронизации, в результате которых триггер (8 оказывается взв«ден5>ьп .

IIoэтому, когда процессор п«реходит к самому моменту синхронизации (программная передача управл«ния на команду по адресу "1 /6 0(HI" ), строб на шине 42 обходит схему под«,(I(2

15, 16 и 17. Строс с шины ч2 формирует сигнал на выходе 45 в этом случае через элементы К 28, ИЛИ 31 и 20.

После входа процессора в цикл взводится триггер 14 и сигнал с выхода 44 передается во вводимый процес-! сор на вход 46 или 47. Сигнал с шины

48 во вводимом процессоре не вызывает 10 прерывания, так как после включения питания все маски находятся в сброшенном состоянии. Триггер 14 уже взведен и сигнал с нины 48 через элемент К 30 устанавливает "1" на входе триггера 15, который судет взведен задним фронтом (т.е. после завершения очередной команды) строба с нины

42 через элемент И 28 и элемент КЕ 37.

Взведение триггера 15 запрещает 20 формирование сигнала на выходе 45 через элемент К 34. Вновь пришедший строб с шины 42 установит на входе триггера 16 "1" по цепи И 28, 32, 33.

Триггер 16 будет взведен теперь после 25 прихода первого заднего Аронта сигналов со входа 50 или 51, транслируемых во вводимый процессор из работающих процессоров (с нх выхода 45). Логическая "1" с входа триггера 16 через 30 элемент И 35 поступает на вход,триггера 17, который будет взведен передним Аронтом сигналов со входа 50 или

51 после первого заднего фронта тех же сигналов. Триггер 17 сбрасывается задним фронтом этих же сигналов. Таким образом, сигнал на выходе триггера 17 в момент синхронизации процессоров повторяет сигналы на входе

50 или 51. Сигнал с выхода триггера щ

17 через элемент КЛК 20 формирует поступающий на вход вводимого процессора сигнал с выхода 45, который бып задержан до момента прихода аналогичного сигнала из работающей системы. 45

Задним Аронтом сигнала с выхода. триггера 17 взводится триггер 18, фиксирующий, что синхронизация процессоров, вводимого и работающих, произошла. При этом выключается схема подсинхронизации Ааз — изменяются сигналы на входах элементов И 31, 32, Взведение триггера 18 вызывает установку триггера 19 как во вводимом процессоре, так и в работающих в которые сигнал с выхода 52 грансли- руется и поступает на вход 53 или 54.

Триггер 19 переключает строб на шине

42 на выбор вентильного регистра 6 и. зна .нт, на считывание працессерамп.. вместо кода "777" кода "2" (па фиг.2 моменты считывания кода "777" отмечены левой штриховкой, а кода "2" п1 аВОй). Считывание кода (коман ды из прерывания) произойдет при следующем обращении процессоров к регистру 4 (при следующем формировании строба на шине ч2). После чтения кода

"2 по заднему фронту строба шины 42 через инвентор 36 будет сброшен триггер 14 что, в свою очередь, повлечет установку в исходное состояние триго еров 15 и 19.

Таким образом, завершив начальную синхронизацию процессоров, предлагаемое ус.тройство оказывается в состоянии, соответствующем режиму "ведущий",, а процессор, который вводился в работу, переходит в разряд работающих.

Формула изобретения

Устройство начальной синхронизации процессоров в резервированной системе, содержащее схему формирования сигнала требования прерывания, первый и второй блоки выделения адреса ко манды, первый и второй стартовые регистры, первьй, второй и третий вентильнь е регистры, триггер треоования синхронизации,.триггер начала синхронизации, триггер фиксации заднего фронта сигнала, триггер фиксации переднего Аронта сигнала, триггер фиксации сигнала, триггер управления выбором команцы, первый и второй элементы HE первый-шестой элементы

КЛК, первый-десятый элементы И, вход стробирующего сигнала устройства сое динен с.первыми входами первого и второго элементов К, выходы которых подключен-> к входам считывания соответственно первого-и второго стартовых регистров, выходы которых соединены с инАормационной шиной устройства, которая подключена к входам первого и второго блоков выделения адреса команды, выход первого .из которых соединен со входом считывания первого вентильного регистра, выход которого и выходы второго и третьего вентильных регистров подключены к информационной шине устройства, выход блока формирования сигнала требова ния прерывания является выходом сиг нала требования прерывания устройства, выход третьего элемента К соеди нен с В.ходом нерв< г0 элемента Н .. „ выход которого пйдкл.очен к синхрсвходу триггера требования синхронизации, < выход четвертого элемента И соединен с входом второго элемента НЕ„ выход которого подключен к синхровходу триггера начала синхронизации, выход пятого элемента И соединен с первыми входами шестого и седьмово элементов

И, выход шестого элемента И подключен к информационному .входу триггера фиксации. заднего фронта сигнала, выхоц первого элемента ИЛИ соединен с входом сброса триггера фиксапии переднего фронта сигнала„ информационный вход которого подключен к выходу восьмого элемента "..<, выход втоp0r0 элемента ИЛИ соединен с входом сброса триггера управления выбором команды, выход третьего элемента ИЛА является выходом сигнала. синхрониза" ! ции устройства, 0 т л и ч а ю щ еB c я тем, что,, с целью повышения

Ъг надежнос *и устройства, в него введены с переключагель режима работы, первый четвертшй блоки выделения переднеГо фронта игнала, первый и второй блоки

Выделения зацнегО фрОнта сигнала входы которых и входы парвого и Второго блоков Выделения переднего фронта сигнала подключены соответственно к:первому и второму входам сигналов синхронизации устройства, а выходы -. к соответствуют;и входам четвертого и пятого элементов ИЛИ,. выход четвер"" того элемента ИЛИ соединен с первым вхОДОМ первогО эл -MBHTB ИЛИ и синхрО

Входом триггера фиксации заднего фронта сигнала,„ прямой .выход которого сое"-д<-„.

ДИНЕН С ПЕРВЫМ ВХОДОМ ВОСЬМОГО ЭЛЕ.— мента И, выход пя!or0 элемента ИЛИ подключен к синхровходу триггера фик-сац;

5О сброса устройств»," входам установки в "нуль триггера Ликс»ции. заднего фронта сигналя и триггvpa требования

С i

"единицу" триго ера управления выоором команды, а прямой выход — с выходом сигнала требования синхронизации устройства и первым вхоцом девятого элемента И, выход которого подключен к информационному входу триггер:t, начапа синхронизации, прямой и инвер"ный выходы которого соединены со втсрьми входами соответственно шес.."Ого и седьмого элементов И, выход седьмого элемента И подключен к Второму входу третьего элемен<га >УМ, третий и четвертый входы которого соединены с выходами соотве< ственно третьего н,цесятогс эл:-ментов И, вход логи-. ческой единиць" устройства подключен к инфоркьапнонному Входу переключателя режима ра, ты, управляющий входк управляющему входу устройства, а выход = к Входу установки в "нуль" триггера ф«ксации сигнала, прямой вьгход которого по<,ключен-ко Вторь<и вхоДаМ ПЕРВО:- 09 Пнто< 0 Yj: Fj <Сьи<><. 0 ЭЛЕ ментОВ И а инверсныи ВыхОд = Вн» ходу си<< вал <э:<>ик с а < цп<< фазы< у< тр Ойс тва вторым Входом второго и десятого элементов H< H < и<нхро>входу тр<<гrapa yrr равления Выбором K< .1 и Hbi0!3 и ин

ВЕРСНЫй ЗЬ <ОДЫ КОTÎP0rC Эг <ННЕНЫ первb!If? входа Я-, „"Оота етствен О третьего и четвер cro элементов К вторые Входы которых подключень< к выходу <>торого блок» выделения адреса команды„ "верн..;й .и .-:."..Орой Входы сигналОВ требования.<"я<- ксации фаз устрОЙст ва соединены с вхо - <апи 0.->отн;3"< <3! âBHí0 третьего и четвертого блок.-з выделения переднего фронта,. и. —.: ...!!, «шкоды

KOT0pbIX i 0 K>!I<3NBHbI ». 000 < >.: тот:Зующим входам второго элемента И!<;< „первый и Второй входы сигналов. тр<3бования синхронизации устройства †.Оединены с соответствующими Вход»ми кестогÎ элемента ИЛ, Выход котор>I.« подклю»

ЧЕН КО ВтОРСМ. < ВХОД <, « Вято!.O 3J

1582" 7 3"

1582873

42

Редактор Е. Гирпнская Техред А, Кравчук

Корректор И.Иуска

Заказ 4596 Тираж Подписное

ВНИИПЦ Государство:нного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Иосква, Ж-35, Раушская наб., д, 4/5

Производственно-.i:з;,,зтепьский комбинат "Патент", r. Ужгород, ул, Гагарина, 101