Устройство для контроля и диагностики цифровых узлов

 

Изобретение относится к вычислительной технике и предназначено для тестового контроля и диагностики цифровых узлов, приборов, пультов и т.п. Целью изобретения является расширение области применения за счет обеспечения проверки цифровых узлов с независимой синхронизацией и произвольными начальными состояниями. С этой целью в устройство, содержащее три регистра, блок управления, сигнатурный анализатор, блок памяти, L узлов сравнения и L формирователей импульсов, введены четвертый и пятый регистры, L элементов И, блок индикации сигнатур, первый коммутатор, группа L коммутаторов, элемент ИЛИ и селектор. 1 з.п. ф-лы, 12 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1587 1 (51)5 С 06 F 11/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ки блока управления; на фиг ° 8 — вариант выполнения микропрограммного узла управления, входящего в состав блока управления; на фиг ° 9 — таблица размещения информации в блоке памяти и

1 соответствующая ей временная диаграмма;„ на фиг. 10 — алгоритм работы блока управления; на фиг. 11 — временная диаграмма работы генератора импульсов, таблица преобразования первого дешифратора блока управления и таблица преобразования второго дешифратора блока управления; на фиг. 12 — пример выполнения блока терминалов, Устройство (фиг. 1) содержит блок

1 терминалов, блок 2 ввода-вывода, первый 3, второй 4 и третий 5 регист. ры и имеет 1 входов-выходов 6 .(каналов) для подключения к контактам.проГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ fNHT СССР (21) 4293085/24-24 (22) 03.08.87 (46) 23.08.90. Бюл. № 31 (72) Ю.Т. Галиев, В.В.Кирпиченко, A.È.0áð0ñoâ и A.ß. Прохоренко (53) 681.326(088.8) (56) Авторское свидетельство СССР № 1269137, кл. G 06 F 11/00, 1986. Авторское свидетельство СССР № 1295401, кл. G 06 F 11/26, 1986.

Авторское свидетельство СССР № 960825, кл. G 06 F 11/16, 1982. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ И ДИАГНОСТИКИ ЦИФРОВЫХ УЗЛОВ (57) Изобретение относится к вычислиИзобретение относится к вычислительной технике и предназначено для тестового контроля и диагностики цифровых узлов, приборов, пультов и т.п.

Цель изобретения — расширение области применения за счет обеспечения .проверки цифровых узлов с независи мой синхронизацией и произвольными начальными состояниями.

На фиг. 1 изображена структурная схема устройства; на фиг ° 2 - функциональная схема блока управления; на фиг. 3 — алгоритм генерации тест-наборов; на фиг. 4 — пример выполнения сигнатурного анализатора; на фиг.5— пример выполнения блока индикации сигнатур; на фиг. 6 — пример выполнения элемента задержки; на фиг. 7 — пример выполнения группы триггеров установ2 тельной технике и предназначено для тестового контроля и диагностики цифровых узлов, приборов, пультов и т.п. Целью изобретения является расширение области применения за счет обес" печения проверки цифровых узлов с независимой синхронизацией и произвольными начальными состояниями. С этой целью в устройство, содержащее три регистра, блок управления, сигнатурный анализатор, блок памяти,. 1 узлов сравнения и 1 формирователей импульсов, введены четвертый и пятый регистры, 1 элементов И, блок индикации сигнатур, первый коммутатор, группа 1 коммутаторов, элемент ИЛИ и селектор.

1 з п. ф лы, 12 ил.

1587513 веряемого узла. Кроме того, устройство содержит 1 узлов 7 сравнения, 1 формирователей 8 импульсов, блок 9 управления, сигнатурный анализатор

10, блок 11 памяти, четвертый и пятый регистры 12 и 13, 1 элементов И 14, блок 15 индикации сигнатур, первый коммутатор 16, группу коммутаторов 17, элемент ИЛИ 18 и селектор 19. Устрой-1р ство имеет также выход 20 для подключения к синхровходу проверяемого узла и вход 21 для подключения к диагности" руемой точке проверяемого узла ° Блок

1 терминалов содержит алфавитно-циф- 15 ровую клавиатуру 22, устройство 23 отображения и устройство 24 ввода

Блок управления (фиг. 2) содержит первый и второй узлы 25.1 и 25.2 сравнения, первый счетчик 26, второй счет ð ,чик 27, коммутатор 28, первый и второй элементы ИЛИ 29 и 30, первый и второй дешифраторы 31 и 32, первый, второй и третий регистры 33-35, эле,мент И 36, первый и второй триггеры 25

37 и 38, элемент 39 задержки, генератор 40 импульсов, группу 41 триггеров установки, микропрограммный узел 42 управления, третий и четвертый триггеры 43 и 44 третий элемент ИЛИ. 45 и регистр 46 сдвига.

Сигнатурный анализатор (фиг. 4). содержит регистр 47 сдвига и сумматор

48 по модулю два. Блок индикации сигнатур (фиг. 5) содержит регистр 49, ;шифратор 50 и индикатор 51..Элемент задержки (фиг. 6) содержит элемент :И 52, счетчик 53 и триггер 54..Группа триггеров установки (фиг. 7) содержит .первый: триггер 55 и второй триггер 56.40

Микропрограммный узел управления (фиг. 8) содержит регистр 57, постоянную память 58, регистр 59, дешифра-. тор 60 и мультиплексор 61.

Устройство работает следующим об- 45 разом, В устройстве реализуются режимы контроля и диагностики. К режимам ,контроля относятся: режим одноразо-. вой проверки с остановом на каждом ошибочном кадре; режим циклической проверки с остановом на первом ошибочном кадре. К режимам диагностики относятся: режимы одноразовой проверки с остановом на заданном номере кадра с дальнейшим продвижением по шагам: режим циклической проверки беэ реакции на ошибки. Режимы работы устройства задаются оператором.

Устройство работает в указанных режимах со следующими процедурами программы проверки: "коммутация"; "тестнабор"; "маска"; "измерение задержки", "пачка"; "установка"; "асинхронный режим"; "асинхронный режим с выборочным контролем"; "контроль z-состояния", Режимы контроля предназначены для классификации контролируемого узла типа "годен", "не годен", режимы диагностики — для выявления причин неисправности.

Процедура "коммутация" разделяет каналы устройства на входные и выходные в соответствии с каналами контролируемого узла. Процедура "установка" устанавливает схемы контролируемого узла (типа счетчик, регистр сдвига и т.д., не имеющие сброса) в исходное состояние. Процедура "пачка" предназначена для подачи на заданные входы контролируемого узла последователь-. ность из заданного количества импульсов, что позволяет сократить объем блока 11 памяти. Процедура "измерение задержки" предназначена для измерения по заданным входам. контролируемого узла времени задержки ответного сигнала относительно момента воздействия.

Процедура "тест-набор" предназначена для подачи воздействия на контролируемый узел и записи ответных сигналов.

Процедура "маска" блокирует ответные сигналы от контролируемого узла на заданных каналах. Процедуры "асийхронный режим".предназначены для контроля асинхронных логических узлов.

Процедура "контроль z-состояния" предназначена для контроля логических узлов, выводы которых могут принимать высокоинпедансное состояние. Программа проверки представляет собой комбинацию указанных процедур.

С клавиатуры 22 в блок 2 поступает команда, по которой с устройства 24 ввода информация через блок 2 загружается в блок 11 памяти. В качестве устройства 24 может применяться фотосчитывающий..механизм, накопитель на магнитном диске или ленте, специализированные устройства ввода на ПЗУ и т.д. Загрузка блока 11 памяти происходит в два этапа. На первом этапе, считав очередную процедуру программы проверки из устройства 24, блок 2 устанавливает данные и адрес, поступающий на вход дешифратора 31, который, дешифрируя этот адрес, вырабатывает

5 15875 стробы на втором и пятом выходах. Строб с второго выхода дешифратора 31 поступает на синхровход регистра 35. Происходит запись данных, поступающих на вход регистра 35. Данные появляются

5 на выходе регистра 35 и, так как в это время действует строб на запись данных в счетчик 26 с пятого выхода дешифратора 31, записываются в счетчик 1р

26 и, появляясь на его выходе, адресуют блок 11 памяти. На втором этапе блок 2 устанавливает адрес и данные, поступающие и на вход блока 11 памяти.

Дешифратор 31, расшифровывая адрес, вырабатывает на первом выходе строб, который устанавливает блок 2 памяти в режим записи (все остальное время блок 2 памяти находится в режиме чтения), и происходит запись данных в 20 блок 11 памяти по ранее установленному адресу, хранящемуся в счетчике 26.

Таким образом по кадрам загружается вся программа проверки. После загрузки программы проверки устройств6 пере- 25 ходит к выполнению процедур тест-программы в соответствии с заданным оператором режимом.

Процедура "коммутация" выполняется одинаково. для всех режимов и обязательно присутствует в начале программы проверки ° Процедура выполняется следующим образом. Блок 2 устанавливает адрес и данные, выполняя адресацию блока 11 памяти через счетчик 26 аналогично первому этапу загрузки блока

11. Затем блок 2 повторно устанавливает адрес и данные. Дешифратор 31, расшифровывая адрес, вырабатывает строб на одиннадцатом выходе, открывающий дешифратор 32 ° Данные, поступая на второй вход дешифратора 32, расшифровываются, на втором выходе дешифратора 32 появляется сигнал записи в ре- 45 гистр 4. Так как блок 11 памяти находится в режиме чтения, то на. его выходах находится информация, соответствующая установленному адресу, которая и записывается в регистр 4. Единица с какого-либо разряда регистра 4 посту-.. пает на вход формирователя 8 импульсов, переключая его выход в высокоимпедансное состояние. Канал 6, соответствующий данному разрезу, является входом устройства и выходом контролируемого узла. Если в разряд регистра

4 записан "О", то данный канал 6 является выходом устройства и входом конт13 6 ролируемого узла. Так происходит разделение. каналов на входы и выходы, Процедура "тест-набор" выполняется по-разному в зависимости от режима и от предшествующих процедур. Если процедура "тест-набор" предшествует процедуре "установка", "пачка", "измерение задержки асинхронный режим или на этой процедуре снимается дейст. вие процедуры "маска", то перед началом выполнения процедуры "тест-набор" необходимо обнулить регистр 13, либо записав в него все нули, либо сбросив его (цепи сброса не показаны).

Как правило, в программах проверки несколько тест-наборов следуют один за другим. В этом случае тест-наборы объединяются в пакет. Например, пакет имеет адрес первого тест-набора— п и адрес последнего тест-набора - m.

Блок 2 устанавливает адрес и данные. Адрес представляет собой двоичный код, который, расшифровываясь дешифратором 31, вырабатывает строб на его третьем выходе и записывает в регистр 34 данные, которые представляют собой двоичный код числа m т.е. последний адрес пакета тест-наборов. Далее блок 2 устанавливает адрес и данные. Адрес представляет собой двоич-, ный код, который, расшифровываясь дешифратором 31, вырабатывает стробы на его втором и пятом выходах и через регистр 35 записывает в счетчик 26 данные, которые представляют собой двоичный код числа п, т.е. начальный адрес пакета тест-наборов., поступающий на адресные входы блока 2 памяти.

Если в программе проверки присутствует не пакет тест-наборов, а только один тест-набор, то числа m и и равны.

Рассмотрим, выполнение пакета тестнаборов применительно к режиму одноразовой проверки с остановом на каждом ошибочном кадре ° После загрузки регистра 34 и счетчика 26 блока 2 устанавливает адрес и данные для загрузки микропрограммного узла 42 управления. Загрузка узла 42 заключается в записи кора режима в регистр задания режима. Дешифратор 31, расшифровывая адрес, установленный блоком 2, вырабатывает строб на восьмом выходе и записывает данные, поступакицие на первый вход операции узла 42, которые представляют собой код режима "тест-. набор с анализом ошибки". Узел 42 пе -

1587513 реходит к выполнению заданного режима, алгоритм которого представлен на фиг. 3.

После задания режима (состояние

"0000") узел 42 вырабатывает импульс на четвертом выходе, который через элемент 30 поступает на вход регистра 5, производя запись в него слова (состояние "0001") из блока 11 памяти, имею.- jp щего адрес и. С выходя регистра 5 ин,формация поступает на входы формирователей 8 импульсов и на вторые входы узлов 7 сравнения. Если канал 6 заI коммутирован как выход устройства, то 15 информация с входа формирователя 8 поступает на его выход и далее на выход устройства и представляет собой воздействие на контролируемйй узел.

Если канал 6 закоммутирован как вход устройства, то информация с входа формирователя 8 не проходит на его выход, а поступает только на второй вход узла 7 сравнения и представляет собой эталонную информацию, с которой 25 на узле 7 сравнения сравнивается ответ,, получаемый от контролируемого узла на данное воздействие. С выходов узлов

7 сравнения информация об ошибке (при несовпадении информации на первом и 30 втором входах узла 7 сравнения на его выходе формируется "1"), если таковые имеются, поступает на входы регистра

3. Далее узел 42 переходит в состояние

"0010", в котором происходит запись информации об ошибках в регистр 3 пу- тем выдачи импульса с третьего выхода узла 42, поступающего через элемент

29 и пятый выход блока 9 на вход записи регистра 3. Так как перед началом 40 выполнения процедуры регистр 13 был обнулен, то на выходы коммутаторов 17 проходит информация с их третьих входов,т.е..информация о наличии ошибок, записанная в регистр З.Далее информа- 45 ция с входов коммутатора 16 (так как триггер 37 сброшен) поступает на его выход и далее на вход элемента 18, на котором сворачивается, и через вхад блока 9 поступает на третий вход one- 50 рации узла 42 в виде сигнала условия, которое и анализируется узлом 42 в состоянии "0011".

Предположим, что ошибка отсутствует (условие имеет значение "0") . В этом случае узел 42 переходит в состояние "0100", в котором происходит анализ следующего условия, поступающе

ro на пятый вход операции узла 42 с выхода узла 27 сравнения, которое принимает значение "1" при равенстве кодов, записанных в счетчике 26 и регистре 34. Предположим, что условие имеет значение "О".. Тогда на -седьмом выходе узла 42 появляется сигнал, поступающий на тактовый вход счетчика 26, который устанавливает на выходе счетчика 26 код и+1, который адресует следующее слово блока 11 памяти. Далее узел 42 переходит в состояние "0000", и дикл повторяется. Как видно из фиг. 3, выход из цикла возможен либо при наличии ошибки (в состоянии 10011" условие имеет значение "1"), лиоо при достижении счетчиком 26 значения кода, записанного в регистре 34, когда на выходе узла.,24 сравнения появится сигнал "Лог . 1", анализируемый в состоянии "0100". И в том и в другом случае блок 9 выдает сигнал в блок 2 путем выработки импульса на пятом выходе, который проходит через элемент

45, взводит триггер 38. Блок 2 при поступлении на его вход сигнала с выхода триггера 38 начинает чтение информации с выхода коммутатора 28. Блок 2 устанавливает адрес, который, расшифровываясь дешифратором 31, вырабатывает на его двенадцатом выходе сигнал сброса триггера 38. Далее блок 2 устанавливает адрес, который, расшифровываясь дешифратором 31, вырабатывает на его шестом выходе сигнал чтения, подключающий к выходу коммутатора 28 соответствующую группу входов, информация с которой записывается в блок

2. Чтение информации может происходить в несколько этапов. На первом этапе происходит анализ состояния блока 9 путем подключения к выходу коммутатора 28 его второго, четвертого, пятого и шестого входов. В режиме

11

° II тест-набор с анализом ошибки необходимо анализировать на первом этапе чтения сигналы с входов четыре и пять коммутатора 28. Возможны три ситуации.

Первая ситуация. С четвертого входа коммутатора 28 (сигнал о наличии ошибки) в блок 2 поступает "Лог. 0", а с пятого входа (с узла 24 сравне-...

HH<) — Лог. 1" ° Эта ситуация говорит о том, что блок 9 закончил выполнение данного пакета тест-наборов, ошибок в контролируемом узле не обнаружено и блок 2 может переходить к загрузке исходных данных в блок 9 для выполнения следующей процедуры. Второй и тре1587513 тий этапы чтения информации с коммутатора 28 не производятся.

Вторая ситуация .С четвертого и пятого входов коммутатора 28 в блок .

2 поступают сигналы "Лог. 1". Это говорит о том, что ошибка обнаружена в последнем кадре пакета тест-наборов. При этом блок 2 переходит ко второму этапу чтения путем подключения третьего входа коммутатора 28 к его выходу. Информация на выходе коммутатора 28 представляет собой код числа ш, записанного в счетчике 26,.и говорит о номере кадра, на котором произошла ошибка. Эта информация поступает на вход блока 2 и далее в блок

1 терминалов на устройство 23. Затем блок 2 производит третий этап чтения путем подключения первого входа ком» мутатора 28 к его выходу.На первом входе находится информация об ошибках; которые поступают с выходов коммутаторов 17. Считанная за третий этап блоком 2 информация передается в блок 25

1 терминалов на устройство 23. В ито-. ге оператор имеет на экране устройства отображения информацию о номере кадра и номерах каналов, на которых произошла ошибка. Устройство готово к 30 выполнению следующей процедуры, но дожидается команды оператора с алфа-. витно-цифровой клавитауры 22.

Третья ситуация. С четвертого вхоца коммутатора 28 в блок 2 поступает сигнал "Лог. 1", с пятого входа— "Лог. 0". Это говорит о том,что блок

9 обнаружил ошибку в кадре номер (и C k (,m), который не является последним кадром пакета тест-наборов. 40

Блок 2 производит второй и третий этапы чтения аналогично второй ситуации, выдавая на устройство 23 информацию о номере кадра и номерах каналов,на которых обнаружены ошибки,и переходит 45, в состояние ожидания. По команде оператора о продолжении выполнения режима блок 2 загружает в счетчик 26 код числа k+1 и в узел 42 код режима

"тест-набор с анализом ошибки". Загрузка происхоит аналогично первоначальной загрузке параметров режима.

Тем самым образуется новый пакет тест-наборов с границами от.k+1 до ш, который выполняется по уже.известнрму .

55 алгоритму. Пакет тест-наборов в режиме

"циклическая проверка с остановом на первом ошибочном кадре" выполняется так же, как и в режиме "одноразовая проверка с остановом на каждом ошибочном кадре", с той лишь разницей, что при попадании начального адреса зацикливаемого участка в пределы пакета тест-наборов начальный адрес пакета тест-наборов будет равен начальному адресу зацикливаемого участка, а при попадании конечного адреса заклиниваемого участка в пределы пакета тест-наборов будет равен конечному адресу зациклцваемого участка.

Выполнение пакета тест-наборов в режиме "одноразовая проверка с остановом на заданном номере кадра с дальнейшим продвижением по шагам" ртличается от выполнения его в режиме "одноразовая проверка с остановом на каждом ошибочном кадре" по двум пунктам.

Первый пункт заключается в том, что в узел 42 загружается не код режима "тест-набор с анализом ошибки", а код режима "тест-набор беэ анализа ошибки". Алгоритм выполнения дан ного режима (фиг. 3) отличается выполнением состояния "0011". В этом состоянии отсутствует анализ ошибки и выход из цикла возможен только по совпадению кодов регистра 34 и счетчика

26 (состояние "0100").

Второй пункт заключается в том, что при попадании кадра останова, заданного оператором с клавиатуры 22, в пределы пакета тест-наборов адрес пакета тест-наборов будет равен адресу кадра останова, допустим k. Далее блок 2 загружает и в счетчик 26 и в регистр 34 код числа k+1 затем, после выполнения режима k+2 и т.д. до достижения последнего адреса пакета тест-наборов.. Выполнение пакета тестнаборов в режиме "циклическая проверка без реакции на ошибки" отличается от выполнения пакета тест-набора в реп жиме циклическая проверка с остановом на первом ошибочном кадре" .тем, что в узел 42 загружается не код режиII ма тест-набор с анализом ошибки",.а код режима "тест-набор без анализа ошибки".

Процедура "маска" выполняется одинаково для всех режимов и является г подготовительной операцией для процедуры "тест-набор". Процедура "маска" выполняется следующим образом. Блок

2 адресует соответствующее слово блока 11 памяти, загружая код адреса в счетчик 26 (процесс загрузки описан) .

Затем блок 2 повторно устанавливает

1587513!

2 ре и данные. ДешифратоР. 31 t Расшиф ровывая адрес, вырабатывает строб на своем одиннадцатом выходе, стробируя в свою очередь дешифратор 32 (по первому входу). Дешифратор 32, расшифровывая данные, поступающие на его вход, вырабатывает строб на третьем выходе, который, поступая на вход регистра 13, записывает в него инфор- 10 мацию с выхода блока 11 памяти. Информация с выхода регистра 13 поступает на управлякицие входы коммутаторов 17. Если в соответствующем разряде регистра 13 записана "1", то на выход коммутатора 17 будет .проходить информация с входа, соединенного с выходом регистра 12, если "0" †. то на выход коммутатора 17 будет проходить информация с входа, соединенного с вы-20 ходом регистра 3.

При выполнении процедуры "тест-набор" после процедуры "маска" сигналы об ошибках не появляются на выходах коммутаторов,37 на замаскированных ка-25 налах, так как в регистр 12,который редварительно сбрасывается (цепи сброса не показаны), в режиме "тест- набор" информация не записывается, и . на выходе заблокированного коммутато- 30 ра 17 независимо от информации Hà его вхаде присутствует "0", т.е. фиксируется отсутствие ошибки. Следовательно, каналы, которые на каком-та количестве тест-.наборов невозможно однозначно 35 определить, маскируются и не участвуют в проверке контролируемого узла, Процедура "измерение задержки" выполняется одинаково для всех режимов и отличается только наличием или отсутст- 40 вием чтения первого и третьего входов коммутатора 28 блоком 2 по окончании выполнения процедуры.

Информация, необходимая для выполнения процедуры, защищает два адреса 45 блока 11 памяти. По первому адресу процедуры размещается информация, указывающая, на каких каналах будет производиться измерение задержки. Эти каналы обозначены "1".

Действия над первым словом процедуры "измерение задержки" аналогичны выполнению процедуры "маска", т е.,информация из блока 11 памяти заносится

f в регистр 5, производя тем саяым управление коммутаторами 17. Если канал обозначен единицей, то к выходу ком-мутатора 17 подключается его вход, соединенный с регистром 12. Затем . блок 2 адресует второе слово процедуры.

Далее блок 2 производит загрузку элемента 39 задержки, устанавливая на второй группе выходов адрес и данные, которые представляют собой двоичный код длительности задержки и поступают на второй вход элемента 39 задержки.

Адрес расшифровывается дешифратором

31, на седьмом выходе которого появляется сигнал, поступающий на третий вход элемента 39 задержки и стробирующнй запись данных в счетчик (фиг ° 6) элемента задержки. Далее блок 2 загружает в узел 42 код режима "контроль с измерением задержки". Загрузка узла

42 происходит аналогично процедуре

"тест-набор".

После загрузки узел 42 переходит к выполнению режима "конуроль с измерением задержки" (фиг. 3) . Так как режим задан, условие в состоянии "0000" имеет значение "1", и узел 42 переходит в состояние "0001", где производится запись адресованного ранее слова в регистр 5 (аналогично выполнению режимов "тест-набор...") и запуск элемента 39 задержки путем выработки уровня "JIor 1" на первом выходе узла 42, который, поступая íà первый вход элемента 39 зацержки, открывает элемент 52 (фиг. 6), разрешая поступление импульсов от генератора 40 тестов на тактовый вычитающий вход счетчика 53, и отпускает по входу R триггер 54.

В состоянии "0010" происходит запись ответа от контролируемого узла в регистр 3 аналогично выполнению режимов "тест-набор..." по всем каналам.

В состоянии "0011" происходит анализ состояния узла 39 задержки. Счетчик 53 элемента 39 задержки обнуляется через время, соответствующее коду задержки, и на его выходе заема появляется сигнал, который. установит триггер 54 в состояние "1". На выходе триггера 54 появляется перепад из

ft I! It tI

0 в 1, который через четвертый выход блока 9 поступает на вход регистра 12 и записывает в него ответ от контролируемого узла. Уровень

И II

Лог. 1 с выхода этого же триггера

54 элемента 39 задержки поступает на шестой вход одерации,(вход условия) узла 42, который по этому условию выдает сигнал в блок 2 (аналогично выполнению режимов "тест-набор...") и

1587513

14 заканчивает выполнение режима. Т. е. в данном режиме запись ответа от контролируемого узла происходит два раза: первый, раз — в регистр 3 (аналогично. выполнению режимов "тест-набор. ° .".) через определяемое быстродействием устройства время; второй ра з — в р егистр 12 через промежуток времени, сформированный узлом 39 задержки. Kpo-ig ме того, происходит приостанов (состояние "0011") узла 42, если время задержки превосходит время продвижения узла 42 до состояния "0011", что необходимо для синхронизации работы узла

42 и блока 2.

Информация с выхода регистра 3 поступает на входы коммутаторов 17, а информация с выходов регистра 12 — на другие входы коммутаторов 17. Если в 2р каком-либо разряде регистра 13 записана "1", то на выход коммутатора 17 поступает информация с выхода регистра 12, если "0" — то с выхода регистра 3. Информация с выходов коммутато- 25 ров 17 поступает на входы коммутатора

28 блока 9 и представляет собой на части каналов ответ от контролируемого узла, записанный через нормальное время, а на другой части каналов — от-30 вет, записанный через заданное время °

По окончании выполнения режима узлом 42 блок 2 переходит к чтению информации с первого и третьего входов коммутатора 28, устанавливая соответ- 35 ствующий адрес на выходах, аналогично выполнению режимов "тест-набор...".

Если процедура "измерение задержки" выполняется в режимах контроля. то информация об ошибках выдается 40 на устройство 23. Если процедура "измерение задержки" выполняется в режиме "одноразовая проверка с остановом на заданном -номере кадра..." и информация, считанная блоком 2 с выхо- 45 да счетчика 26, соответс твует данному оператором кадру останова, то информация об ошибках и номере кадра выдается на устройство 23. В остальных режимах после окончания выполнения5п процедуры "измерение задержки" устройство переходит к выполнению следующей процедуры.

Процедура "пачка" выполняется одинаково для всех режимов и отличается 55 только наличием или отсутствием чтения первого и третьего входов коммутатора 28 блоком 2 по окончании выполнения процедуры. Информация, необходимая для выполнения процедуры, за-. нимает несколько адресов блока 11 памяти (фиг. 9). °

По первому адресу процедуры п размещается информация, маскирующая каналы, состояние которых по окончании выполнения процедуры будет неопределено.

Эти каналы кодируются "1", аналогично выполнению процедуры "маска" ° В последующих (от и+1 до n+m+1) адресах располагается информация, непосредственно воздействующая на каналы контролируемого узла.

Выполнение процедуры "пачка" начинается с адресации блока 11 памяти путем загрузки блоком 2 счетчика 26 адресом и, первого слова процедуры. Далее блок 2 производит запись адресованного слова в регистр 13, маскируя отмеченные каналы (выполнение процедуры "маска"). Затем блок 2 устанавливает адрес и данные, представляющие сособой двоичный код качества повторений в пачке. Установленный адрес вырабатывает строб на четвертом выходе дешифратора 31, который, поступая на вход счетчика 27, производит запись в него данных, поступающих на другой его вход.

Далее блок 2 устанавливает адрес и данные, представляющие собой двоичный код адреса и+1 второго слова процедуры. Установленный адрес вырабатывает стробы на втором и пятом выходах дешифратора 31, которые, поступая на входы регистра 35 и счетчика 26, про-,изводят запись в них данных (аналогично выполнению режимов "тест-набор...").

Затем блок 2 устанавливает адрес и данные, представляющие собой двоичный код адреса п+ш+1 последнего слова процедуры. Установленный адрес вырабауы,вает строб на третьем выходе дешифратора 31, который, поступая на вход регистра 34, производит запись в него данных, поступакщих на другой его вход °

Далее блок 2 устанавливает адрес и данные, представляющие собой код режима " пачка". Установленный адрес вырабатывает строб на восьмом выходе дешифратора 31, который, поступая на второй синхровход узла 42, производит запись кода режима "пачка" в регистр кода режима.,На этом кончаются подготовительные действия и узел 42 переходит непосредственно к выполнению процедуры (фиг. 10).

l5

16

1587513

Условие в состоянии "0000" имеет значени "1", так как режим задан, и узел 42 переходит в состояние "0001."., где происходит перезапись слова из блока 11 памяти с адресом n+1, так как счетчик 26 не изменял после загрузки своего значения,в регистр 5 путем выработки на четвертом выходе узла 42 импульса (аналогично выполне- 1ð нию режимов "тест-набор"..."). Далее узел 42 переходит в состояние "0010"", в котором прбисходит анализ равенства кодов в регистре 34 и счетчике 26 путем опроса выхода узла сравнения (пя- j5 тый вход операции узла 42). Так как в счетчике 26 записан код и+1, а в регистре 34 — код n+m+1, условие будет иметь значение "0"„и узел 42 выработает на седьмом выходе импульс, поступающий на синхровход счетчика 26, т . е. выполнитс я функция "+1 " в счетчике 26. Далее узел 42 переходит. в состояние "0000" и цикл повторяется до достижения счетчиком 26 значения 25 и+н+1.

За это время значение каждого статического канала (фиг. 9) остается постоянным, динамические же каналы принимают значения в соответствии с записанной информацией, Когда счетчик 26 достигает значения и+ш+1, условие в состоянии "0010" принимает значение 1", и узел 42 вырабатывает импульс на втором выходе, который,поступая на синхровход счетчика 27, выполняет функцию "-1" из счетчика 27.

В состоянии "0011" узел 42 вырабатывает импульс на третьем выходе, выполняя функцию запись в РегистР 4, 40 аналогично выполнению режимов "тестнабор...". Тем самым ответ от контролируемого узла фиксируется накажем повторении. В состоянии "0100" узел

42 анализирует состояние счетчика 27 (второй вход операции узла 42). Если состояние счетчика 27 не равно "0", узел 42 вырабатывает импульс на седьмой группе выходов, который поступает на вход параллельной записи счет» чика 26, и производится перезапись информации из регистра 35 (код адреса и+1) в счетчик 26. Далее узел 42 переходит в состояние "0000" и процесс повторяется.

При достижении счетчиком 27 значе-" ния "0" условие в состоянии "0100" принимает значение "1", и узел 42 вырабатывает импульс на пятом выходе, который, проходя через элемент 45, устанавливает триггер 36 в состояние . 1", т.е. выполняет функцию "сигнал в блоке 2" °

Итак, в процессе выполнения режима "пачка" на контролируемый узел воздействуют сигналы двух типов: со статических каналов — постоянный уровень "0" или "1"; с динамических— заданное счетчиком 27 число повторений (пачка) комбинаций импульсов.

В регистр 3 информация переписывается в каждом повторении, но в результате выполнения режима в резисторе 3 остается информация об ошибках "последнего повторения. После получения сиг-. нала от триггера 38 блок 2 сбрасывает триггер 38 и переходит к анализу состояния блока 9 путем чтения второго, четвертого, пятого и шестого входов коммутатора 28 (аналогично выполнению режимов "тест-набор..."). Причем второй и пятый входы коммутатора 28 должны иметь .значение "1", что говорит о правильной работе блока 9 управления (фиг. 10).

Далее аналогично выполнению режимов

"тест-набор..." в зависимости от состояния четвертого входа коммутатора

28 и режима работы устройства, заданного оператором, выполняется или нет чтение первого и третьего входов коммутатора 28 и передача информации на устройство 23. Введение данного режима позволяет значительно сократить объем блока 11 памяти при необходимос ти выдачи заданного количества циклических воздействий на контролируемый узел. Распространенным примером такого воздействия является функция задающего генератора контролируемого узла, которую выполняют динамические каналы при выполнении режима "пачка".

Процедура "установка" выполняется одинаково для всех режимов и отличает- . ся только наличием нли отсутствием чтения первого и третьего входов коммутатора 28 блоком 2 по окончании выполнения процедуры.

Структура информации в блоке 11 па,мяти, необходимая для выполнения процедуры "установка", аналогична структуре процедуры "пачка", Алгоритм выполнения узлом 42 режимов "пачка" и

"установка" также имеют общие черты (фиг. 10). В состоянии "0101" режима

"установка" производятся,те же действия, что..и;в состоянии "0010" рехжма

17

"пачка", т. е. организация цикла выдачи а приема информации от адреса и+1 до адреса и+ш+1 (фиг. 9) . В состоянии

"0110" режима "установка" выполняются те же действия, что и в состоянии

"0100" режима пачка", т. е. организация цикла второго порядка, который заключается в циклической выдаче какого-то количества блоков (от и+1 до 10 и+ш+1) информации.

Загрузка блока 9 блоком 2 при выполнении процедуры "установка" аналогична загрузке при выполнении процедуры "пачка" с той лишь разницей, что при выполнении процедуры "пачка" в счетчик 27, определяющий количество повторений, загружается код, нормирукщий число повторений, а при выполнении процедуры "установка" в счетчик 2

27 загружается код максимально возможного числа повторений, т.е. на контролируемый узел выдается. нормированное число повторений. т

Итак, после загрузки кода режима 25

"установка" узел 42 проходит состояния "0000", "0001", "0010", выполняя выдачу на контролируемый узел информации (состояние "0001") и прием от него ответа (состояние "0010") . .Далее 30 узел 42 переходит в состояние "0011", в котором происходит запись в группу

41 триггеров установки путем выработки на шестом выходе узла 42 импульса, который поступает на С-вход D-тригге35 ра 55 группы 41 (фиг. 7). Ha D-вход ,этого же триггера 55 поступает информация с выхода элемента 18, который объединяет информацию об ошибках с незамаскированных каналов контролируе- 4р мого узла, поступающую с регистра 3 через коммутаторы 17 и коммутатор 16.

Узел 41 установки (фиг. 7). устроен таким образом, что на его выходе появляется уровень логической 1 45 (триггеры предварительно сброшены) только по исчезновении ошибки, т.е. при перепаде значения ошибки из "1" в "0"

В состоянии 0100 производится анализ состояния узла 41 (четвертый вход операции узла 42) . Если условие имеет значение "0", узел 42 переходит в состояние "0101", если "1"— выдается сигнал в блок 2 и заканчивается выполнение режима. Итак, при. выполнении режима "установка" на .заданные каналы выдаются последователь, ности импульсов и происходит анализ

13 18 ошибок на заданных (незамаскирован ных) каналах на каждом адресе (от и+1 до и+ш+1.) каждого повторения.

Выход из режима может произойти из состояния "0100" и из состояния "0110" (фиг. 10). После получения блоком 2 сигнала от блока 9 (выход из режима) блок 2 выполняет сброс триггера 38 и переходит к чтению состояния блока 9 (второй, четвертый, пятый и шестой выходы коммутатора 28) аналогично выполнению процедуры "пачка".

Если контролируемый узел установился в требуемое состояние, выход из режима происходит из состояния "0100".

В этом случае шестой вход коммутатора 28 будет иметь значение "1"., а второй и четвертый входы — значение "0", и устройство переходит к выполнению следующей процедуры.

Если контролируемый узел не устанавливается в требуемое состояние, например, вследствие неисправности, выход из режима произойдет из состояния "0110". В этом случае шестой вход коммутатора 28 будет иметь значение

"О", а второй, третий и четвертыйзначение "1", и устройство в зависимости от режима, заданного оператором, либо перецпет к выполнению следующей процедуры, либо к выдаче на устройствс

23 результатов выполнения режима, сообщая оператору номера неустановившихся каналов и адрес слова блока 11 памяти.

Процедура ".асинхронный режим .с выборочным контролем" выполняется следующим образом. Блок 2 адресует блок

22 памяти путем загрузки кода адреса первого слова процедуры в счетчик 26.

Далее блок 2 записывает информацию первого слова процедуры в регистр )3, устанавливая на второй группе выходов адрес, который, расшифровываясь дешифратором 31, вырабатывает строб на его одиннадцатом выходе, и данные, которые, расшифровываясь дешифратором 32> вырабатывают на его третьем выходе импулвс записи в регистр 13. Первое слово процедуры обозначает каналы (единица в соответствующем разряде регистра 13), по которым определяется готовность контролируемого узла к выдаче ответа на воздействие. Воздействие и эталонные ответы образуют второе слово процедуры. Затем блок 2 адресует блок 11 памяти путем загрузки кода адреса второго слова процедуры в счет20

19

1587513 отмеченные единицей в соответствующем разряде регистра 13, так как уровень

"JIor 1" открывает соответству|ащий элемент 14. Если информация на одном или нескольких заданных выходах конт40 ролируемого узла не соответствует эталонному ответу, сигнал ошибки уровнем

"Лог. 1" поступает через элемент 14, коммутатор 16, элемент 18 на инверс" ный вход элемента 36 ° Если информация на заданных выходах контролируемого узла приняла значение,. соответствующее эталонному, на выходах всех элементов 14 появляется уровень "Лог. О", который через коммутатор t6 и элемент

18 поступает на инверсный вход . элемента 36, устанавливая на его выходе значение "1". Эта ситуация говорит о готовности контролируемого узла, т.е. о том, что можно считывать информацию с остальных выходов. Уровень

"Лог. 1" с выхода триггера 43 поступает через элемент 29 на вход регистра

3, производя запись информации об чик 26. Далее блок 2 вырабатывает на втором выходе адрес, который, расшиф ровываясь дешифратором 31, вырабатывает строб на его одиннадцатом выходе, и данные, которые, расшифровываясь дешифратором 32, вырабатывают импульс на его первом выходе. Импульс с первого выхода дешифратора 32 поступает через элемент 30 на вход регистра 5, производя в него запись второго слова процедуры, т.е. выдавая воздействие на контролируемый узел и определяя эталонный ответ.

Этот же импульс поступает на вход 15 триггера 37, устанавливая его в состояние "1".."Лог.1" с выхода триггера

37 поступает на первый вход элемента

36, на второй вход которого поступает строб дешифратора 32. Наличие "1" на первом входе и "О" на втором подготавливает элемент 36 к реакции на сигнал йпибки. "Лог. 1" с выхода триггера 37 поступает на управляющий вход коммутатора 16, разрешая прохождение на выход сигналов с его информационного входа.

Таким образом, устройство находится в состоянии ожидания кодовой комбинации, заданной вторым словом проце- 30 дуры, на выходных каналах контролируемого узла, заданных первым словом процедуры. Запуск устройства происходит по исчезновении ошибки. В формировании ошибки участвуют только каналы, ошибках со всех каналов контролируемого узла, В то же время уровень

"Лог. 1" с выхода элемента 36 поступает через триггер 34 на первый вход триггера 38, .устанавливая его в состояние "1", что является сигналом в блок 2.

Получив сигнал, блок 2 сбрасывает триггеры 37 и 38, чем обеспечивает подключение к выходам коммутатора 16 сигналов со второй группы его входов и снятие сигнала с выхода триггера 38, Затем блок 2 адресует блок 11 памяти путем загрузки кода адреса третьего слова процедуры в счетчик 26. Далее блок 2, вырабатывая соответствующий адрес и данные, записывает информацию третьего слова процедуры в регистр

13, Информация третьего слова процедуры определяет, с каких каналов контролируемого узла (отмечены "0" в соответствующем разряде) будет производиться чтение ответа. Регистр 13 производит управление коммутаторами 17

1f аналогично выполнению процедуры маска". Затем блок 2 переходит к анализу состояния блока 9 путем чтения четвертого входа коммутатора 28. При наличии ошибки ("1", на четвертом входе) блок 2 в зависимости от режима либо переходит к чтению третьего и первого входов коммутатора 28 и выдачи сообщения на устроиство 23, либо к выполнению следукщей процедуры. Прн отсутствии ошибки устройство переходит к выполнению следующей процедуры.

Процедура "асинхронный режим" выполняется аналогично процедуре "асинхронный режим с выборочным контролем" с той лишь разницей, что информация в .третьем слоне процедуры "асинхронный режим" представляет собой все

"0", т.е. анализ ошибок производится по всем каналам.

Процедура "контроль z-состояния" выполняется следующим образом. Блок

2 загружает в счетчик 26 адрес первого слова процедуры. Информация первого слова соответствует информации последней присутствующей в программе проверки процедуры "коммутация", с той лишь разницей, что выводы контролируемого узла, находящиеся в z-состоянии, отмечаются "0".

Далее блок 2 устанавливает адрес и данные. Адрес, расшифровываясь дешифратором 31, вырабатывает сигнал на его одиннадцатом выходе, стробируя де21

1587513

20 шифратор 32. На второй вход дешифраToðà 32 поступают данные, которые, расшифровываясь, вырабатывают на его втором выходе импульс записи в регистр

4. Таким образом, производится комму5 тация каналов 6, которые электрически связаны с выводами контролируемого узла, находящимися в третьем состоянии, как выходов устройства. 10

Последукицие два слова процедуры представляют собой две процедур .

"тест-набор". Информация в двух словах одинакова, за исключением каналов

6, на которых необходимо контролировать z-состояние. На данных каналах в первом режиме "тест-набор" информация имеет значение "1", во втором режиме "тест-набор" — "0". Таким образом, на выводах объекта контроля, на которых контролируется z-состояние, последовательно подается значение "1" и "0". Если указанные выводы контролируемого узла находятся в

z-состоянии, то ошибок не возникает.

После выполнения процедуры коммутация восстанавливается в соответствии с последней присутствующей в программе проверки процедурой "коммутации".

Диагностика контролируемого цифро- 30 вого узла значительно упрощается в связи с наличием в устройстве: выхода 20 синхронизации;сигнатурного анализатора 10 и блока 15 индикации сигнатур.

В процессе поиска неисправности в контролируемом цифровом узле часто возникает необходимость увидеть на осциллографе определенный фрагмент программы проверки в определенной точке схемы контролируемого узла. Для это- 40

ro оператор должен задать режим "циклической проверки без анализа ошибки" и номер того кадра, который необходимо увидеть на осциллографе. Набранный оператором номер кадРа поступает в 45 блок 2, который записывает его в регистр 33 блока 9 путем выработки на втором выходе адреса и данных. Данные представляют собой двоичный код наб ранного оператором номера кадра, кото-50 рый поступает на информационный вход регистра 33. Адрес .представляет собой двоичный код, который, расшифровываясь дешифратором 31, вйрабатывает импульс на десятом выходе дешифратора 31, поступающий на,.синхровход регистра 33. Таким образом. происходит запись номера кадра в регистр 33.:.С выхода регистра 33 код номера кадра поступает на второй вход узла 25 сравнения, на первый вход которого поступает код номера кадра с выхода счетчика 26. При достижении счетчиком

26 значения кода, записанного в регистр 33, на выходе узла 25 сравнения появляется сигнал (выход 20), который: целесообразно подавать на вход внешней синхронизации осциллографа.

Наиболее эффективным средством для поиска неисправности контролируемого узла является сигнатурный . анализатор.

Проведя режим контроля и определив канал (каналы), на которых присутствуют ошибки, оператор задает режим "циклической проверки беэ анализа ошибки".

Подключив вход 21 к соответствующему (ошибочному) выходу контролируемого узла, оператор убеждается в несоответствии сигнатуры эталонной (сигнатуры должны быть предварительно сняты с исправного узла). Затем, подключая вход 21 к соответствующим точкам контролируемого узла (двигаясь по схепе от выхода ко входу), оператор определяет неисправный элемент, т.е. элемент, на входах которого сигнатуры истинны, на выходах — нет. Управление работой сигнатурного анализатора происходит таким образом, что запись информации в анализатор 10 производится на тех участках программы проверки, где все выходные каналы контролируемого узла имеют определенное значение.

Управление работой сигнатурного анализатора осуществляется следующим образом. В исходном состоянии регистр анализатора 10 (фиг.4) и регистр блока 15 индикации сигнатур (фиг. 5) сброшены (цепи сброса не показаны).

При появлении в программе проверки процедур тест-набор" или "асинхронный режим" блок 2 перед началом sarрузки параметров процедуры в блок 9 разрешает запись информации в анализатор 10путем установки триггера 43. в состояние "1". Установка регистра 49 в состояние "1" производится следую-. щим образом. Блок 2 на выходах устанавливает адрес и данные. Адрес, расшифровываясь дешифратором 31, вырабатывает импульс на его девятом выходе, который поступает на синхровход триггера 43. В это время на информационном входе триггера 43 присутствует уровень "Лог. 1", т.е. один из раэря" дов (допустим, первый) данных. Уровень

1587513

24 логической единицы с выхода триггера

43 поступает на двенадцатый выход блока 9 и далее на первый вход селектора 19, разрешая поступление импульсов записи в регистр 3 на тактовый вход регистра 47 анализатора 10. Таким.образом, запись информации в регистр 47 производится синхронно с записью в регистр 3. Ilo окончании выполнения ука- 10 занных процедур в триггер 43 записываи it ется О,. запрещая прохождение импульсов через селектор 19. Таким образом состояние триггера 43 определяет "окIt ио,. в котором разрешается запись 15 информации в анализатор 1()

По окончании выполнения тест"программы блок 2 записывает "1" в триггер 44 путем выработки на втором выходе адреса и данных. Адрес, расшифровы-20 ваясь дешифратором 31, вырабатывает строб на его девятом выходе, который поступает на синхровход триггера 44.

В это время на информационном входе триггера 44 присутствует уровень

"Лог.1", т.е. один из разрядов (допус" тим, второй) данных. "Лог..1 с выхода триггера 44 поступает на вход регистра 46 сдвига, переключая его в режим сдвига. Регистр 46 сдвига (пред-30 варительно обнуленный состоянием "0" триггера 44) под действием тактовых импульсов, поступающих на его первый вход, начинает записывать единицу, последовательно вырабатывая на первом> 35 втором и третьем входах уровень

"Лог. Х".

"Лог,,1" с первого выхода регистра

46 сдвига поступает на тактовый вход регистра 49 блока 15 индикации сигна- 40 тур, производя перезапись в него информации из анализатора 10. Записанный в регистр блока 15 код сигнатуры поступает на шифратор. 50 и далее — на индикатор 51. Затем уровень "Лог. 1" 45 появляется на втором выходе..регистра

46 сдвига, который поступает на вход анализатора 10, производя его сброс.

Таким образом происходит индикация полученной сигнатуры и подготовка для 50 следующего цикла записи. Уровень

"Лог. 1" с третьего выхода поступает на вход сброса триггера 44, который приводит регистр 46 в исходное состояние. 55

Формула изобретения

1. Устройство для контроля и диагностики цифровых .узлов, содержащее три регистра, блок управления,сигнатурный анализатор, блок памяти, 1 ,узлов сравнения и 1 формирователей

1 ,импульсов, причем первый вход i-го узла сравнения (1 4 i 1) соединен с выходом i-ra формирователя импульсов и является i-м входом-выходом устрой"ства для подключения к информационному входу-saxony контролируемого узла, первый выход блока управления подключен к адресному входу блока памяти, второй выход блока управления являет"я выходом индикации состояния устрой"тва, информационный вход сигнатурного анализатора является входом устрой1 ства для подключения к диагностируе мой точке контролируемого узла, вход сброса сигнатурного анализатора соединен с третьим выходом блока управления, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет обеспечения проверки цифровых узлов с независимой синхронизацией и произвольными начальными состояниями, оно. содержит четвертый и пятый регистры, 1 элементов И, блок индикации сигнатур, первый коммутатор, группу 1 коммутаторов, элемент ИЛИ и селектор, при этом i-й информационный вход первого регистра подключен к выходу i-го узла сравнения, i-e информационные входы второго и третьего регистров соединены с i-м выходом блока памяти, i-й информационный вход первой группы входов первого коммутатора подключен к выходу i-ro коммутатора группы и.к х-му входу кода операции .блока управления, синхровход, i-й информационный вход и i-й выход четвертого регистра подключены соответственно к четвертому выходу блока управления, выходу i-ro узла сравнения и первому информационному входу i-ro коммутатора группы, первый и второй входы и выход i-ro элемента И соединены соответственно с выходом

i-ro узла сравнения, i-м выходом пятого регистра и i-м информационным входом второй группы входов первого коммутатора, синхровход и

i-й выход первого регистра подключены соответственно к пятому выходу блока управления и второму информационному входу i-ro коммутатора группы, шестой выход блока управления соединен с управляющим входом блока индикации сигнатур, информационный вход которого подключен к выходу сигнатурного ана25

1587513 лиэатора, синхровход которого соединен с выходом селектора, синхровход,.

i-й информационный вход и i-й выход пятого регистра подключены соответст-. венно к седьмому выходу блока управ5 ления, i-му выходу блока памяти и управляющему входу i-ro коммутатора группы, синхровход и i-й выход второго регистра соединены соответственно с восьмым выходом блока управления и .управляющим входом i-ro формирователя импульсов, управляющий вход и i-й выход первого коммутатора подключены соответственно к девятому выходу блока15 управления и i-му входу элемента ИЛИ, выход которого соединен с входом начальной установки блока управления, синхровход и i-й выход третьего реги-. стра подключены соответственно к де- gg сятому выходу блока управления и второму входу i-го узла сравнения, который также соединен с информационным входом i-го формирователя импуга,сов, вход режима блока управления объединен с информационным входом блока памяти и является входом устройства для загрузки программы проверки контролируемого узла, одиннадцатый выход блока управления является выходом уст-ЗО ройства для подключения к синхровходу контролируемого узла, двенадцатый выход блока управления подключен к информационному входу селектора, управляющий вход которого соединен с пятым выходом блока управления.

2. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что блок управ- 4О пения содержит два узла сравненйя, два счетчика, коммутатор, три элемента ИЛИ, два дешифратора, три регистра, элемент И, четыре триггера, элемент задержки, генератор импульсов, груп- 45 пу триггеров установки, микропрограммный узел управления н регистр сдвига, причем i-й разряд первого информационного входа коммутатора является i-м входом кода операции блока, выход элемента задержки является четвертым вы.ходом блока, выход первого триггера является девятым выходом блока, выход первого счетчика соединен с первым, входом первого узла сравнения и первым входом второго узла сравнения, 55 второй вход которого подключен к выходу первого регистра, выход первого счетчика объединен с первым выходом первого дешифратора и является первым выходом блока, второй и третий выходй первого дешифратора соединены соответственно с синхровходами третьего и второго регистров, выход второго регистра подключен к второму входу первого узла сравнения, четвертый выход первого дешифратора соединен с входом записи второго счетчика, выход которого подключен к второму информационному входу коммутатора, третий информационный вход которого соединен с выходом первого счетчика, вход записи которого подключен к пятому выходу первого дешифратора, первый выход генератора импульсов соединен с первым синхровходом микропрограммного узла управления, второй выход генератора импульсов подключен к синхровходу регистра сдвига, вход режима которого соединен с выходом четвертого триггера, синхровход которого объединен с синхровходом третьего триггера, информационный вход которого объединен с информационным входом четвертого триггера, первым входом операции микропрограммного узла управления, информационным входом второго регистра, информационным входом третьего регистра, информационным входом второго счетчика, выход которого подключен к второму входу операции микропрограммного узла управления, третий вход операции которого соединен с четвертым йнформационным входом коммутатора, информационным входом группы триггеров установки и является вторым входом блока, выход первого узла срав.сравнения подключен к пятому информационному входу коммутатора, шестой информационный вход которого соединен с выходом группы триггеров установки и четвертым входом операции микропрограммного уэпа управления, пятый вход операции которого объединен с пятым информационным входом коммутатора, управляющий вход которого подключен к шестому выходу первого дешифратора, первый выход микропро-. граммного узла управления соединен с первым входом элемента задержки, второй вход которого подключен к информационному входу второго счетчика, синхровход которого соединен с вторым выходом микропрограммного узла управления, третий вход элемента задержки подключен к седьмому выходу первого дешифратора, восьмой выход которого

158751 соединен с вторым синхровходом микропрограммного узла управления, шестой вход операции которого подключен к выходу элемента задержки,,четвертый вход которого соединен с третьим выходом генератора импульсов, девятый выход первого дешифратора подключен к син.Ровходу третьего триггера, выход которого является двенадцатым выходом щ блока, десятый выход первого дешифратора соединен с синхровходом первого регистра, одиннадцатый выход первого дешифратора подключен к стробирующему входу второго дешифратора, первый 15 выход которого соединен с входом установки первого триггера, выход которого подключен к первому входу элемента И, выход которого соединен с первым входом первого элемента ИЛИ, второй вход которого подключен к третьему выходу микропрограммного узла управления, четвертый выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого под- 25 ключен к первому выходу второго дешифратора, информационный вход которого соединен с информационным входом первого регистра, информационным входом третьего регистра и вместе с вхо- gg дом первого дешифратора образует вход режима блока, вход установки второго триггера подключен к выходу третьего элемента ИЛИ, первый вход которого соединен с пятым -выходом микропрограм- много узла управления, шестой выход которого подключен к синхровходу, группы триггеров установки, второй вход третьего элемента ИЛИ соединен с выходом элемента И, второй вход которого подключен к стробирующему входу второго дешифратора, второй выход которого является восьмым выходом блока, двенадцатый выход первого дешифратора соединен с входом сброса первого тригге1 ра и входом сброса второго тригг.ера, выход которого вместе с выходом ком(мутатора образуют второй выход блока, первый выход регистра сдвига является шестым выходом блока, второй выход регистра сдвига является третьим выходом блока, третий выход регистра сдвига подключен к входу сброса четвертого триггера, выход третьего регистра соединен с информаци онным входом первого счетчика, счетный вход которого подключен к седьмому выходу микропрограммного узла управления, выход первого элемента ИЛИ является пятым выходом блока, выход второго элемента ИЛИ является десятым выходом блока, третий выход второго дешифратора является седьмым выходом блока, третий вход элемента И соединен с информационным входом группы триггеров установки, а выход второго узла сравнения является одиннадцатым выходом блока.

1587513

15875!3

Фиг. J 587513! 587513

3смаскирсданмие юнади (ЬоЖ услрЮслИа)

Hacm щрицЫ (у роисо u) ойетВа улатяические накалы (Воды а и 5в|хода!усяробстба) ве Ьа4а1 "niz

Пачка

Условие " 1"

CQcNoЯние

ОООО

0001

0010

007 1

0100

0101.0170

0717 йлодие О"

1587513

Уопано&а

Услодю "о" Условие "»

15875 ) Э

Леобый выход

Bmopod

8etxaD треяии доход

1587513

Составитель Г. Виталиев

Техред Л,Сердюкова Корректор Л. Вескщ

Редактор Н. Яцола

Заказ 2421

Тираж 569

Подписное

ВНИИПИ Государственного комитета по изобретениям и открьгтиям при ГКНТ СЧСР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101