Множительное устройство

 

Изобретение относится к электрическим вычислительным устройствам с широтно-импульсным преобразованием сигналов и может быть использовано в аналоговых вычислительных машинах. Целью изобретения является повышение точности. Множительное устройство содержит источники первого и второго сигналов - сомножителей 1, 2, суммирующий интегратор 3, формирователь 4 уровня ограничения, компаратор однополярных сигналов 5, компаратор разнополярных сигналов 6, блок коммутации знака 7, источник опорного сигнала 8, генератор опорной частоты 9, блок распределения счетных импульсов 10, реверсивный счетчик импульсов 11, блок индикации 12, цифроаналоговый преобразователь 13. Работа множительного устройства основана на формировании кода разности временных интервалов, вырабатываемых компараторами 5 и 6 в момент уравновешивания сигналом обратной связи. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ.

РЕСПУБЛИК

„SU„„15 7546 (Si)S С 06 С 7/16 е

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ FNHT СССР

ОЛИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ У СВИДЕТЕЛЬСТВУ ц.; "с (ч i1 х (!:, .

1 (21) 4458973/24-24 (22) 12.07.88 (46) 23.08.90. Бюл. 11 31 (71) Харьковский политехнический институт им. В.И.Ленина (72) А.С.Давыдов, В..У.Кизилов, И.И.Смилянский и M.Г.Сосин (53) 681.335(088.8)

l (56) Авторское свидетельство СССР

У 886009, кл. G 06 G 7/16, 1981.

Авторское свидетельство СССР и 1116437, кл. С 06 С 7/16, 1982. (54) ИНОЖИТЕЛЬНОЕ УСТРОЙСТВО (57) Изобретение относится к электрическим вычислительным устройствам .с широтно-импульсным преобразованием сигналов и может быть использовано в аналоговых вычислительных машинах.

Ъ.

Целью из обре те ния является повышение точности. Множительное устройство содержит источники первого и второго сигналов — сомножителей 1, 2, суммирующий интегратор 3, формирователь

4 уровня ограничения, компаратор однополярных сигналов 5, компаратор разнополярных сигналов 6, блок коммутации знака 7, источник опорного сигнала 8, генератор опорной частоты 9, блок распределения счетных импульсов 1О, реверсивный счетчик импульсов 11 блок индикации 12, цифроаналоговый преобразователь 13. Работа множительного устройства основана на формировании кода разности временных интервалов, вырабатываемых компараторами 5 и 6 в момент уравновешивания сигналом обратной связи.

2 ил.

1587546

Изобретение относится к электрическим вычислительным устройствам с широтно-импульсным преобразованием сигналов и может быть использовано в аналоговых вычислительных машинах.

Цель изобретения †повышен точности, На фиг.1 изображена функциональ I ная схема множительного устройства, на фиг.2 - временные диаграммы сигналов.

Устройство содержит источники 1 и 2 первого и второго сигналов-сомножителей, суммирующий интегратор 3. формирователь 4 уровня ограничения, компаратор 5 однополярных сигналов, компаратор 6 разнополярных сигналов, блок 7 коммутации знака, источник .8 .,опорного сигнала, генератор 9 опор« ной частоты, блок 10 распределения счетных импульсов, реверсивный счетчик 11 импульсов, блок 12 индикации, цифроаналоговый преобразователь 13, первый операционный усилитель 14, на- 25 копительный конденсатор 15, первый и второй масштабные резисторы 16 и

17, шину 18 нулевого потенциала,второй операционный усилитель 19, третий и четвертый масштабные резисторы

20 и 21, третий операционный усилитель 22, пятый, шестой.и седьмой масштабные резисторы 23-25.

На фиг.2 изображены: а — сигнал на выходе источника опорного сигнала 8; б — сигнал на выходе суммиру35 юшего интегратора 3; в — сигнал на выходе компаратора однополярньм сигналов 5;r — сигнал на выходе компаратора разнополярных сигналов 6; д,е — сигналы на первом и втором выхо дах блока р аспре делен ия с че тных импульсов .

Множительное устройство работает следующим образом.

На выходе суммирующего интегратора 3 периодически формируется сумма и разность первого сигнала-сомно.жителя и опорного напряжения (фиг.2а).

В результате на выходе .суммирующего интегратора 3 формируется развертывающее напряжение (фиг.2б), уровни ограничения которого +U определяются элементом 4 с двумя уровнями ограничения. Изменение напряжения на выходе суммирующего интегратора

3 прекращается при достижении уровней ограничения. Изменение направления интегрирования происходит в

D = Р (A Â.С + А-В ° С);

E=F(ABC+ABC), (2) где. А,В, С,F — состояние логической ."1" на выходах компараторов 5 и 6, источника 8 опорного напряжения, гератора 9;

A,Â,С вЂ” состояние логическои го 0 на выходах компараторов 5 и 6, источника 8 опорного напряжения.

Разность числа импульсов сигнала опорной частоты в чередующихся "пачках", сформированных в блоке 10 распределения счетных импульсов (фиг. д,е), накапливается в реверсивном счетчике 11 импульсов.

Накопление указанной разности в реверсивном счетчике 11 импульсов производится непрерывно, т.е. производится ее интегрирование.

В установившемся режиме приращение кода прекратится, когда произведение сигналов-сомножителей уравновесится произведением сигнала обратной связи с опорного сигнала:

2П

"=----ху, (3)

Uon Пе где х,у — напряжение первого и второго сигналов-сомножителей; и — число разрядов цифроаналогового преобразователя 13;

П„„ - опорное напряжение цифроаналогового преобразователя 13. момент времени, определяемый источником 8 опорного сигнала (+П,фиг.2а), с постоянным периодом Т„.

Вторым сигналом-сомножителем и сигналом обратной связи определяются моменты переключения компараторов 5 и 6 и соответствующие им пороговые уровни П, П, . .t, П на

1э фиг.2б.

Разность временных интервалов (фиг.2в,г) с выходов компараторов

5 и 6 заполняются опорной частотой генератора 9 в блоке 10 распределения счетных импульсов, реализующем следующие логические функции:!

У< л1 п2

ng

Ite

-Ур

Фиг. 2

Составитель 0.0траднов

Редактор С.Патрушева Техред A.Кравчук Корректор С.Черни

Тираж 562

Заказ 2422

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,!01

5 15875

Из выражения (3) следует, что код счетчика 11 пропорционален произведению сигналов-сомножителей.

Формула изобретения

Множительное устройство, содержащее суммирующий интегратор, подключенный первым входом к выходу источника первого сигнала-сомножителя, выходом соединен с первым входом компаратора однополярных сигналов и с первым, входом компаратора разнополярных сигналов, генератор опорной частоты, реверсивный счетчик импульсов, выход которого подключен к входам блока индикации и цифроаналогового преобразователя, блок коммутации знака, источник второго сигнала-сомножителя, о т л и— ч а ю щ е е с я тем, что, с целью повышения точности, в него введены блок распределения счетных импульсов и источник опорного сигнала,причем суммирующий интегратор выполнен с двумя уровнями ограничения, выход генератора опорной частоты соединен

46 6 с первым входом блока распределения счетных импульсов, к второму входу которого подключен выход компаратора однополярных сигналов, выход источника опорного сигнала соединен с вторым входом суммирующего ийтегратора, с третьим входом блока распределения счетных импульсов и с управляющим входом блока коммутации знака сигнала, выход компаратора разнополярных сигналов подключен к четвертому входу блока распределения счетных импульсов, первый и второй выходы которого соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика импульсов, выход,. цифроаналогового преобразователя подключен к входу блока коммутации знака сигнала, выход которого соединен с вторыми входами компаратора однополярных сигналов и компаратора разнополярных сигналов, выход источника второго сигнала-сомножителя подключен к третьим входам компаратора однополярных сигналов и компаратора разнополярных сигналов.