Цифровое устройство фазовой автоподстройки частоты

 

Изобретение относится к радиотехнике и может быть использовано в устройствах когерентной обработки сигналов при фазоразностной модуляции. Цель изобретения - повышение быстродействия при уменьшении динамической ошибки. Устройство содержит фазовый детектор 1, выполненный в виде первого и второго элементов И 2 и 3, реверсивный счетчик 4, блок добавления-вычитания (БДВ) 5, делитель частоты 6, ограничитель 7, элемент ИЛИ 8, третий и четвертый элементы И 9 и 10, образующие первый и второй формирователи импульсов, третий формирователь импульсов 11, опорный генератор 12, первый и второй D-триггеры 13 и 14. Реверсивный счетчик 4, выполняя функцию усреднителя, выявляет преобладающее рассогласование и вырабатывает сигнал управления для БДВ 5. Последний добавляет или исключает импульс в последовательность тактовых импульсов, чем достигается смещение фазы выходного напряжения делителя частоты 6 соответственно в сторону опережения или отставания. 3 ил.

СОО3 СОЯЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

)..sk3 *

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР (21) 4302621/24--09 (22) 08.09.87 (46) 23.08.90. Бюл. 1,"- 31 (72) И.В.Егоров и И.С.Иванов (53) 621.396.666 (088.8) (56) Авторское свидетельство СССР

Ф 853736, кл. !! 03 I. 7/06, 1973. (54) ЦИФРОВОЕ УСТРОЙСТВО ФАЗОВ011

АВТОПОЦСТРОИИ! ЧАСТОТ!! (57} Изобретение относится к радиотехнике и может быть использовано в устройствах когерентной обработки сигналов при фаэоразностной модуляции. Цель изобретения — повышение быстродействия »р» уменьшении динамической ошибки. Устройство содержит фазовый детектор 1, выполненный в виде первого » второго элементов

„.ЯО„, 1587629 А 1 (5!)5 Е! 03 Т. 7/06 !! 04 . 27/22

И 2 и 3, реверс»вный счетчик 4, блок добавления-вычитан»я (EgTB) 5, делитель частоты 6, огран»читель 7, элемент ИЛ! 8, трет»й » четвертый элементы И 9 и 10, образующие первый и второй форм»ровател» импульсов, третий формирователь импульсов 11, опорный генератор !2, первый и второй

D — триггеры 13 » 14. Реверспвный счетчик 4, выполняя функц»ю усреднителя, выявляет преобладающее рассогласование и вырабатывает сигнал управления для БДВ 5, Последний добавляет или исключает импульс в последовательность тактовых импульсов, чем достигается смещение фазы выходного напряжения делителя частоты 6 соответственно в сторону опережения или отставания. 3 ил.

1587629

Изобретение относится к радиотехнике и >>ох<ет быть использовано в устройствах когерентной обработки сигналов при фазоразностной модуляции.

Целью изобретенил лвляется повьш>ение быстродейстп»я при уменьшении

4 динамической ош»бки слех<ения.

На фиг.1 представлена структурная электрическая схема устройства фазовой автоподстройки частоты; на фиг.2 и 3 — эпюры напрях<ения в раз;»ичнь>х точках устройства.

Ha h>tr.2 обозначены: а — сигнал на

>>ь>ходе опорного генератора„. б, в, г— >.игналь> на первом, птором » третьем

»ь>ходах третьего фор t>tpnt>avert» им-!

»ульсов.

На фиг.3 обозначены: а — сигнал на третьем в»ходе третьего форм»рователя импульсон; б, в — сигналы на первом » втором в»ходах реверсив-

1 ного счетчика; г — сигнал на выходе блока добавления-utm»Ta»>t».

Устройство цифровой фазовой авто- 25 додстройки частоты (ФЛПЧ) содержит фазовый детектор 1, выполненный в виде первого » второго элементов И 2 и

3, реверс»в>пп> счетчик 4, блок 5 добавле ния-вычитания (ПДВ), делитель 6 3О частоты, огранич»тель 7, элемент

ИЛИ Ь, третий и четвертьп> элементы

И 9 и 10, образующие первый и вто— рой формировател» импульсов, третий формирователь 11 импульсов, опорный генератор 12, перв>.п> 13 и второй 14

Ъ-триггеры.

Устройство ФЛПЧ работает следую»>им образом.

Опорный генератор 12 и трети» 4О формирователь 11 импульсов вырабатывают сетку тактовых частот, которые синхронизируют работу всего устройства. Входнои фазоманнпулированнь>и сиг 45 нал поступает на вход ограничителя

7, который преобразует его к виду, необходимому для обработки элементами дискретной техни><и ° Далее этот сигнал поступает на D-входы первого и второго D — триггеров 13 и 14. С»гна— лы с противофазных выходов первого и второго D-триггеров подаются на входы третьего и четвертого элементов И 9 и 10, где они преобразуются

55 в короткие импульсы, соответствующие моментам прохох<дения через ноль входного фазоманипулнрованного сигнала.

Эти короткие импульсы объединяются элементом ИЛИ 8 и подаются на вход фазового детектора 1, являю>>ий>сл общим для первого и второго элементов

И 2 и 3. На другие входь> фазового детектора 1 подаются противофазные напряжения с выходов делителя 6 час тоты.

Фа зов»>1> детектор 1 вь>рабатывает сигнал рассогласования по следующему правилу: при совпадении входного импульса с положительно» полуволной выходного напряжения делителя 6 частоты формируется импульс на первом выходе фазового детектора 1, соединенном с перв>м входом реверсивного счетчика 4, в противном случае — на

его второ» выходе, соединенном с вторым входом реверс»нного счетчика.

Реверсивный счетчик 4, вьп>олняя функцию усреднителя, выявляет преобладающее рассогласование и вырабатывает сигнал управления для БДВ 5.

Последний на ка><дый импульс управления добавляет в последовательность тактовых импульсов, поступающих на вход делителя б частоты, или исключает из нее один импульс, чем достигаетсл с>>еце»ие фазы выходного напряжения делителя б частоты соответственно в сторону опережения или отставания.

Ф о р и у л а и з о б р е т е и » я

Цифровое устройство фазовой автоподстройки частоты, содержащее соединенные последоватeльнo haзовьп: детектор, в»>полненн>п> в виде первого и второго элементов И, реверсивньп> счетчик, блок добавления-вычитания и делитель частоты, а также ограничитель, вход которого явллетсл входом устройства, элемент ИЛИ, выход которого соединен с первь>ьп> входами первого и второго элементов И, первый, второй и третий формирователи импульсов и опорный генератор, о т л и ч а ю— щ е е с я тем, что, с целью повышения быстродействия при уменьшении динамической ошибки, в пего введены первьп> и второй D-триггеры, D-входы которых соединены с выходом опорного генератора, первый и второй формирователи импульсов выполнены в виде третьего и четвертого элементов И, первый и вторые входы которых соединены соответственно с прямьм выходo!1 первого

D-триггера и инверснь>м выходом втоФигз

Составитель А.Кабанов

Техред Л.Сердюкова Корректор Т.Палий

Редактор С.Пекарь

Заказ 2426 Тираж 661 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д . 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина, 101

15 рого D-триггера, прямым выходом второго П-триггера и инверсным выходом первого D-триггера, а выходы третьего и четвертого элементов И соединены соответственно с первым и вторым входами элемента ИЛИ, третий формирователь импульсов, вход которого соединен с выходом опорного генератора, выполнен с тремя выходами, причем первый выход третьего формирователя

87629 6 соединен с третьими входами третьего и четвертого элементов И, второй и третий выходы третьего формирователя

5 импульсов соединены соответственно с сигнальными входамп блока добавления-вычитания и с тактовыми входами первого и второго D-триггеров, а вторые входы первого и второго элементов И подключены к противофазным выходам делителя частоты.