Устройство для передачи и приема данных

 

Изобретение относится к электросвязи и может быть использовано в приемопередатчиках с широтно-импульсной манипуляцией. Цель изобретения - повышение скорости обмена информацией. Для достижения цели в устройство введены второй элемент ИЛИ 34, третий элемент И 35 и второй делитель 36 частоты. Число переданных и принятых бит передаваемого сигнала определяется мультиплексором 26, переключающим на свой выход импульсы трех возможных длительностей. Анализ принятого сигнала осуществляется дешифратором 12. Готовность абонента к приему информации определяется по числу дополнительных бит в поле данных с помощью D -триггера 20 и дешифратора 6. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU ÄÄ1589417 (51) Н 04 L 25/40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPCHOMV СВИДЕТЕЛЬСТВУ

1:фь

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

- ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР (2 1) 4616590/24-09

"(22) 09. I1.88 (46) 30.08.90. Бюл. Ф 32 (71) Коми научный центр Уральского отделения АН СССР (72) А.И.Сурнин

:(53) 681.325.5(088.8) (56) Авторское свидетельство СССР и 1506576), кл, H 04 ? 25/40, 1987. (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА

ДАННЫХ (57) Изобретение относится к электросвязи и м.б. использовано в приемопередатчиках с широтно-импульсной ма2 нипуляцией. Цель изобретения — повышение скорости обмена информацией. Для достижения цели в устройство введены второй элемент ИЛИ 34, третий элемент

И 35 и второй делитель 36 частоты.

Число переданных и принятых бит перЕ даваемого сигнала определяется мультиплексором 26, переключающим на свой выход импульсы трех возможных длительностей. Анализ принятого сигнала осуществляется дешифратором 12. Готовность абонента к приему информации определяется па числу дополнительных бит в пале данных с помощью Э-триггера 20 и дешифратора 6. 2 ил.

1589417

Изобретение относится к электрос вязи и может использоваться в приемо1 передатчиках с широтно-импульсной манипуляцией.

Цель изобретения — повышение ско5 рости обмена информацией.

На фиг. 1 представлена структурная электрическая схема устройства для пе1 редачи и приема данных; на фиг. ? временные диаграммы, поясняющие его работу.

Устройство для передачи и приема ! анных содержит тактовый генератор 1„ илитель 2, фильтр 3 нижних частот, рмирователь 4 прямоугольных импуль; сов, первый счетчик 5, первый дешиатор 6, первый и второй RS-триггер i 7 и 8, первый элемент ИЛИ 9, перв и блок 10 задержки, второй счетч к 11, второй дешифратор 12, третий

)1 Б S-триггер 13, второй блок 14 зацержк, четвертый RS-триггер 15, третий бпок 16 задержки, формирователь 17 коротких импульсов, четвертый блок 18 25 задержки, первый регистр 19 сдвига, первый D-триггер 20, потребитель 21 информации, первый элемент И 22, источник 23 информации, второй регистр

214 сдвига, первый делитель 25 часто— т, первый мультиплексор 26, второй эпемент И 27, пятый блок 28 задерж—

Ки, третий счетчик 29, третий дешифрач ор 30, второй D-триггер 31, второй мультиплексор 32 и третий D-триггер

33, а также второй элемент ИЛИ 34, ."ретий элемент И 35 и второй делитель 36 частоты.

Устройство для передачи и приема бранных работает следующим образом.

Первый делитель ?5 частоты, работающий от тактового генератора i, формирует три последовательности импульсов разной длительности т, Т л Т> поступающие на вторые входы пер-45 вого мультиплексора,?6. Выходной сигнал последнего зависит от значения управляющих сигналов, действующих на его первом и третьем входах. На фиг.2 (а) показана форма сигнала на выходе устройства при наличии передаваемой информации, на фиг. 2 (б) — при ее этсутствии.

Формирователь 17 коротких импульсов вырабатывает последовательность импульсов, совпадающих по времени с

55 отрицательными перепадами выходного сигнала. Этой последовательностью проводится сброс первого делителя 25 частоты для получения импульсов со скважностью 0,5.

Данные от источника 23 информации в параллельном коде записываются во второй регистр 24 сдвига. Строб сопровождения данных устанавливает в нуль третий счетчик 29. Очередным перепадом (отрицательным) с соответствующего выхода первого делителя 25 частоты второй D-триггер 3 1 устанавливается в состояние, при котором сигнал с выхода пятого блока 28 задержки разрешает (через второй элемент И 27) выполнение сдвига во втором регистре 24 сдвига и счет числа переданных бит третьим счетчиком 29. Кроме того, на управляющих входах первого и второго мультиплексоров 26 и 32 устанавливаются значения сигналов, обеспечивающих формирование импульсов длительностью Т „ и Т . Далее происходит сдвиг по каждому заднему фронту импульсов с выхода. первого мультиплексора ?6 во втором регистре 24 сдвига.

В зависимости от значения очередного бита формируется импульс длительностью Т„ или Т . По окончании передачи происходит изменение значения сигнала на выходе третьего дешифратора 30 и установка второго D-триггера 3 1 в состояние, обеспечивающее передачу комбинации импульсов длительностью

Т и Т или только импульсов синхро3 низации длительностью Т, прекращение сдвига информации Во втором регистре 24 сдвига и счет .числа импульсов третьим счетчиком 29. Состав комбинации импульсов синхронизации (если дополнительно передают только один бит) длительностью Т1 и Т > или Т> зависит от состояния третьего D-триггера 33. Длительность импульсов при этом (Т, и Т ) определяется значением сигналов на выходе третьего дешифратора 30 и на выходе третьего Dтриггера 33, соединенного с третьим элементом И 35.

Информация в третий П-триггер 33 записывается по каждому заднему фронту импульсов с выхода первого мультиплексора 26 и зависит от готовности удаленного абонента к приему. Для продолжения передачи записываются новые данные из источника 23 информации во второй регистр 24 сдвига. От состояния D-триггера ЗЗ и значения сигнала на выходе второго делителя 36 частоты на два (через третий элемент

5 158941

И 35 зависит формирование дополнительного бита в виде импульса длительностью Т, или импульса синхронизации

Т . Для увеличения пропускной способэ ности устройства при формировании импульса синхронизации Т от первого делителя 25 частоты синхронизируется второй делитель 36 частоты. В нем устанавливается состояние, обеспечивающее формирование импульса Тз независимо от состояния триггера 33. Благодаря этому группа импульсов синхронизации может состоять из одного импульса.

Входной аналоговый сигнал из линии связи через усилитель 2, фильтр 3 нижних частот и формирователь 4 прямоугольных импульсов поступает на блоки 5, 11, 19. Импульс, поступающий на установочный вход второго счетчика 11, разрешает начать измерение его длительности путем подсчета импульсов с выхода тактового генератора 1, В зависимости от длительности входных импульсов с помощью второго дешифратора

12 устанавливаются в "i" RS-триггеры

13 или 15. Если длительность импульса Т, то оба упомянутых триггера ус- 30 танавливаются в "1", а если Т вЂ” то только D-триггер 13. По заднему фронту входного импульса происходит сдвиг данных в первом регистре 19 сдвига.

Необходимая задержка обеспечивается вторым блоком 14 задержки. Одновременно происходит счет числа принятых бит первым счетчиком 5. Если приняты хотя бы два бита, то сигналом с второго выхода первого дешифратора 6 устанавливается в 1 первый RS-тригfl 1! 40 гер 7, что означает "Приемнйк занят™.

После приема всего поля данных с известным фиксированным числом бит

< устанавливается в "1" второй RS-триг45 гер 8. С помощью первого элемента

ИЛИ 9 формируется сигнал "К приему не готов", поступающий на D-вход триггера 33. Ок записывается задним фронтом импульса, поступающего на Свход D-триггера 33. Сигнал "Буфер заполнен" с выхода второго RS-триггера

8 через первый блок 10 задержки по-. ступает на вход первого регистра 19 сдвига, запрещая сдвиг в нем. Одновременно он поступает и к потребителю 21 информации. После считывания данных из регистра 19 второй RS-триггер 8 устанавливается в "0".

7 6

При поступлении импульсов синхронизации выполняются сброс первого RS триггера 7 в нуль, установка в нуль первого счетчика 5, занесение сигнала готовности к приему в первый D-триггер 20. Последнее происходит лишь при отсутствии сигнала на его установочном входе и соответствует завершению передачи данных. Необходимая задержка сигналов синхронизации обеспечивается третьим и четвертым блоками 16 и 18 задержки. С помощью первого элемента И22 формируется сигнал "Кпереда-. че готов", поступающий затем на вход источника 23 информации для занесения во второй регистр 24 сдвига новых данных в параллельном коде. После окончания входного импульса (во время паузы) происходит сброс RS-триггеров

13 и 15 и прекращение счета вторым счетчиком 11. В результате источник

23 информации осуществляет занесение данных во второй регистр 24 для передачи при одновременном наличии сигнала завершения передачи с выхода третьего дешифратора 30 и сигнала

"К приему готов с выхода первого

D-триггера 20.

Готовность абонента, осуществляющего прием данных с линии связи, определяется по числу принятых дополнительных бит в поле сообщения при фиксированном числе бит в поле данных.

Если число бит в поле данных 8 или 0 (при отсутствии информации),.то при заданном числе дополнительных бит, равном единице, общее число бит в поле сообщения может быть следующим:

О, 1,8,9. Соответственно информация о количестве дополнительных бит заносимая в D-триггер 20 через второй элемент ИЛИ 34, зависит от значения сигнала на соответствующих выходах первого дешифратора 6.

Благодаря отсутствию в полученном сигнале импульсов длительностью Т уменьшаются требования к необходимой полосе пропускания каналов связи, что позволяет, повысить скорость обмена информацией.

Формула изобретения

Устройство для передачи и приема данных, содержащее тактовый генератор, последовательно соединенные усилитель, фильтр нижних частот и формирователь прямоугольных импульсов, последова1589417

8 тельно соединенные первый счетчик и первый дешифратор, первый и второй

ВЯ-,триггеры, первый элемент ИЛИ, пер«! выл блок задержки, последовательно соециненные второй счетчик и второй дев ифратор, последовательно соединенны третий КБ-триггер и второй блок э ержки, последовательно соединенные че вертый RS-триггер и третий блок з ержки, формирователь коротких им.— пу ьсов, четвертый блок задержки, первы регистр сдвига, первый Э-триггер, по ребитель информации, последовательно соединенные первый элемент И и ис- 15 то ник информации, второй регистр сд ига, первый делитель частоты, первы мультиплексор, второй элемент И, пя ый блок задержки, последовательно со диненные третий счетчик и третий де ифратор, второй D-триггер, второй му ьтиплексор и третий D-триггер, инфо мационный вход которого подключен к ыходу первого элемента ИЛИ, входы которого соединены с выходами пер- 25 во1о и второго RS-триггеров, первые вх ды которых подключены соответстве но к выходу третьего блока задержки и к выходу потребителя информации, первый и второй входы которого соединены с выходом и первым входом первого регистра сдвига, второй вход ко орого соединен с выходом формироваФеля прямоугольных импульсов, первьп и входами первого счетчика, треть- З ег и четвертого RS-триггеров и второго счетчика, второй вход которого подключен к выходу тактового генератора и первому входу первого делителя частоты, второй вход которого через формирователь коротких импульсов соединен с тактовым входом третьего

D-триггера и выходом первого мультиплексора, первый и вторые входы котороГо подключены соответственно к выходам второго мультиплексора и первого делителя частоты, причем выходы третьего и четвертого блоков задержки подключены соответственно к тактовому H информационному входам пер- 50 вого D-триггера, вход первого блока задержки соединен с выходом второго

RS-триггера, выход третьего дешифратоРа подключен к установочным входам пе!рвого и второго D-триггербв и пер55 вому входу первого элемента И, выход второго элемента И соединен с входом третьего счетчика и первым входом второго регистра сдвига, вторые входы третьего и четвертого RS-триггеров подключены к соответствующим выходам второго дешифратора, выход первого

D-триггера соединен с вторым входом первого элемента И, выход пятого бло.— ка задержки подключен к первому входу второго элемента И, информационный вход второго D-триггера соединен с общей шиной, а выходы источника информации подключены к вторым входам второго регистра сдвига, выход которого соединен с первым входом второго мультиплексора, при этом выход второго блока задержки подключен к третьему входу первого регистра сдвига, первый и второй выходы первого дешифратора соединены с вторыми входами соответственно первого и второго RS-триггеров, выход третьего блока задержки подключен к второму входу первого счетчика, выход первого блока задержки соединен с первым входом первого регистра сдвига, а вход усилителя является входом устройства, выходом которого является выход первого мультиплексора, о т л ич а ю щ е е с я тем, что, с целью повышения скорости обмена информацией, введены второй элемент ИЛИ, третий элемент И и второй делитель частоты, выход которого соединен с первым входом третьего элемента И, второй вход и выход которого подключены соответственно к выходу третьего D-триггера и второму входу второго мультиплексора третий вход которого соединен с третьим входом первого мультиплексора и выходом пятого блока задержки, вход которого подключен к выходу второго D-триггера, тактовый вход которого соединен с соответствующим выходом первого делителя частоты и первым входом второго делителя частоты, второй вход которого подключен к выходу первого мультиплексора и второму входу второго элемента И, первый вход которого соединен с третьим входом второго делителя частоты, причем первый и второй входы и выход второго элемента ИЛИ подключены соответственно к третьему и четвертому выходам первого дешифратора и входу четвертого блока задержки.

1589417 г

Ъ ф 3 с

Составитель В.Зенкин

Техред M.Äèäûê Корректор О.Кравцова

Редактор А.Маковская

Заказ 2548 Тираж 527 Подписное

ВНИИПИ Государственного комитета по изобретениям и открьггиям при ГКНТ СЧСР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101