Следящий аналого-цифровой преобразователь

 

Изобретение относится к измерительной цифровой технике и может быть использовано в системах автоматического управления технологическими процессами. Изобретение позволяет повысить быстродействие устройства, содержащего блок 1 сравнения, цифроаналоговый преобразователь 2, первый второй и третий логические блоки 4,6 и 7, реверсивный счетчик 3, распределитель 12 импульсов, генератор 9 тактовых импульсов, линию 10 задержки, триггеры 5 и 16, элементы И 13 и 14, группу элементов И 11, за счет введения элементов ИЛИ 17 и 20, элементов И 19 и 15, счетчика 18, элемента НЕ 21, а также ключа 8. Быстродействие устройства достигается за счет того, что сдвиг вправо разрядов реверсивного счетчика осуществляется каждый раз при несовпадении результатов текущего и предыдущего сравнений, а при совпадении указанных результатов - до тех пор, пока число совпадений не достигнет заданного значения, установленного на суммирующем счетчике. При достижении этого значения код уточнения на выходе распределителя импульсов на один интервал сохраняется, а при дальнейшем совпадении осуществляется сдвиг влево. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51)5 Н 03 M 1/48

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АBTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (б 1) 805489 (2 1) 44 79 864/24-24 (22) 23.08.88 (46) 23,09.90. Бюл, Р 35 (71) Челябинский политехнический институт им, Ленинско го комсомола (72) С.П,Лохов т В,II Ìàðòûíîâ (53) 081, 325 (088, 8)

I (56) Авторское свидетельство СССР

Ф 805489 кл. Н 03 М 1/48, 1979. (54) СЛЕДЯЩИЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬЬ (57) .Изобретение относится к измерительной цифровой технике и может быть использовано в системах автоматического управления технологическими процессами, Изобретение позволяет повысить быстродействие устройст. ва, содержащего блок 1 сравнения, цифроаналоговый преобразователь 2, первый,- второй и третий логические

„SU„„15946 0 А2

2 блоки 4,6 и 7, реверсивный счетчик 3, распределитель 12 импульсов, генератор 9 тактовых импульсов, линию 10 задержки, триггеры 5 и 16, элементы

И 13 и 14, группу элементов И 11, за счет введения элементов ИЛИ 17 и 20, элементов И la и 15, счетчика 18, элемента HI . 21, а также ключа 8, Быстродействие устройства достигается за счет того, что сдвиг вправо разрядов реверсивного счетчика осуществляется каждый раз при несовпадении результатов текущего и предыдущего сравнения, а при совпадении указанных результатов - да тех пор, пока число совпадений не достигнет зае данного значения, установленного на суммирующем счетчике, При достижении этого значения код уточнения на выходе распределителя импульсов на один интервал сохраняется, а при дальнейшем совпадении осуществляется сдвиг влево, 1 ил, 1594690

Изобретение относится к измери тельной цифровой технике, может быть использовано н системах авто—

35 матического управления технологичес5 кими процессами с применением ЭВМ и является усовершенствованием изобретения по авт,св. Р 805489, Цель изобретения - повышение быстродействия за счет улучшения динами- 10 ческой точности измерения входного сигнала, На чертеже представлена функцио." нальная схема предлагаемого преобразователя, 15

Следящий аналого-цифровой преобразователь содержит блок 1 сравнения„ цифроаналоговый преобразователь (ЦАП)

?, реверсивный счетчик 3, первый логический блок 4, первый триггер >, 20 второй логический блок б, .третий логический блок 7, ключ 8, генератор 9 тактовых импульсов, линию 10 задержки, группу элементов И 11, распределитель 12 импульсов, первый 25

13 второй 14 и четвертый 15 элементы И, второй триггер 16, первый элемент ИЛИ 17, счетчик 18, третий элемент И 19, второй элемент ИЛИ 20 и элемент НЕ 21, 30

Преббразонатель работает следующим образом, На очередном импульсном интервале Т в блоке 1 сравнения сравнивается входной 11 и вырабатываемый

ЦАП 2 опорный П„ = пИ сигналы, где и — минимальная дискрета квантования опорно ro си гнал а; М вЂ” выходной двоичный позиционный код на этом интервале, 40

Блок сравнения выполнен на два выхода, на одном из которых вырабатывается сигнал "Больше-Меньше", а на втором — Равно-неравно, При неравенстве сравниваемь|х 45 сигналов сигнал "Раннои с. выхода блока 1 сравнения замыкает ключ 8, подключая тем самым генератор 9 тактовых импульсов к системе. Результат же сравнения с выхода "Больше" блока 1 подается на первый вход первого логического блока 4, с выхода которого поступает на первый вход первого триггера 5, вход второго логического блока б, который в зависимости от указанноF0 результата сравнения устанавливает режим сложения либо вычитания реверсивного счетчика .3, и первый вход третьего логического блока 7 ° Результат сравнения входного и опорного сигналов на предыдущем импульсном интервале Т-1 хранится на выходе триггера 5 или, что то же самое, на втором входе логического блока 7, Поскольку ключ 8 замкнут, т,е, выход генератора 9 тактовых импульсов соединен через этот ключ с входами третьего логического блока

7 и линии 10 задержки, то по его сигналу блок 7 формирует на одном из своих выходов управляющие сигналы, причем, если результаты текущего и предыдущеro cpавнений отличаются по знаку, сигнал, формирующийся на первом выходе блока 7, устанавливает в исходное состояние второй триггер

1б и суммирующий счетчик 18 и осуществляет через второй элемент

ИЛИ 17 сдвиг нправо разрядов распределителя 12 импульсов, на выходе которого хранится только одна единица в одном разряде (двоичный позиционный код уточнения) .тем самым осуществляется деление пополам текущего двоичного позиционного кода уточнения

Мт и формируется код уточнения на следующем импульсном интервале М т+

= М /2, Этот код по окончании задержки времени по линии 10 задержки, которая запускается текущим импульсом от генератора 9 тактовых импульсов, через элементы И 11 поступает на вход р евер сивно го счетчика 3, н котором алгебраически складывается с текущим двоичным позиционным кодом.

На выходе реверсивного счетчика формируется двоичный позиционный код на следующий импульсный интервал

N, = N + Мт Бт где Ят - знак текущего результата сравнения, Задержанный на линии 10 задержки импульс переключает и триггер 5, запоминающий очередной знак результата сравнения входного и опорного напряжений, При первом совпадении знаков результатон сравнения на текущем и предыдущем импульсных интервалах формируется сигнал на втором выходе третьего логического блока 7, который через элемент ИЛИ 20 поступает на счетный вход счетчика 18, начиная подсчет числа совпадений знаков, а также на первый вход элемента И 19, Так как на втором входе элемента

И 19 устанавливается единица с вы-. хода элемента НЕ 21, при равенстве нулю разряда суммирующего счетчика, 5 15946 подключенного к его входу, то сигнал с второго выхода блока 7 через элемент И 19 и элемент ИЛИ 17 поступает на вход сдвига вправо распределителя 12 импульсов, Таким образом, код

5 уточнения М,, продолжают формировать половинным делением его текущего значения М +< = М /2 до появления единицы в заданном разряде суммирующего счетчика 18. Укаэанная единица появляется при достижении числом совпадений знаков заранее заданного целочисленного порогового значения, величина которого определяется используе- !5 мым вьбсодным разрядом счетчика 18 °

Эта единица поступает на второй вход первого элемента ИЛИ 20, блокируя дальнейший счет числа совпадений знаков, инвертируется на элементе . 20

НЕ ?1, запрещая проход сигнала че-. рез четвертый элемент И 19 и прекращая тем самым половинное деление ко да уточнения,.и поступает на второй вход элемента И 15, разрешая его работу по первому входу, на который одновременно с появлением указанной единицы подается сигнал об очередном совпадении знаков результатов сравнения с второго выхода третьего . логического блока 7, Сигнал с выхода элемента И 15 поступает на первые входы первого 13 и второго 14 элементов И. Поскольку триггер 16 находится в исходном состоянии, то с нулевого выхода поступает единица на второй вход элемента И 14, а с единичного выхода — ноль на второй вход элемента. И 13, По этой причине указанный сигнал на первых входах элементов И 13 и 14 не проходит на выход элемента И 13, нопроходит через элемент И 14, переключая по единичному входу триггер 16 в противоположное исходному состоянию. Выходы распределителя 12 импульсов остаются на рассматриваемом интервале неизменными т, е. значение кпда уточнения на нем сохраняется

Т+1 Т

Формула изобретения.

Следящий анапого«цифровой преобразователь по авт.сн, 9 805489, о т— л и ч а ю шийся тем, что, с целью повышения быстродействия, в него введены два элемента ИЛИ, третий и четвертый элементы И, эле— мент НЕ, счетчик и ключ, между пер4, вым выходом третьего логического блока и входом сдвига вправо распределителями импульсов включен первый элемент ИЛИ, второй вход которого соединен с выходом третьего элемента И, между вторым выходом третьего логического блока и первым входом первого элемента И включен четвертый элемент И, второй вход которого объединен с входом элемента НЕ, первым входом второго элемента ИЛИ и подключен к соответствующему выходу счетчика, вход установки в 0 которого подключен к первому выходу третьего логического блока, а счетЕсли и на последующих интервалах формируется на втором выходе логического блока 7 сигнал о совладении знаков, то состояние всех элементов, через которые он проходит, остается неизменным, за исключением элементов И 13 и 14, второй из которых закрыт нулем с нулевого выхода триг90 6 гера 16, а первый открыт единицей с единичного выхода этого же триггера, Таким образом, через элемент И 13 этот сигнал поступает на вход сдвига влево распределителя 12 импульсов, осуществляя каждый раз сдниг влево, т ° е. формирование кода уточнения на следующем импульсном интернале М удвоением текущего кода уточнения

М, = 2 М, Выход дополнительного старшего разряда реверсивного счетчика 3 через первый логический блок

4 запрещает удвоение при переполнении счетчика 3, При появлении первого несонпадения знаков сравнения входного.и опорного сигналон, когда непосредственно перед этим осуществлялось сохранение или удвоение кода уточнения, сигнал, сформировавшийся на первом выходе логического блока 7, сбрасывает счетчик

18 и устанавливает триггер 16 в исходное состояние и процедура преобразования повторяется.

При равенстве входного и опорного . сигналов сигнал "Равно" на выходе блока сравнения размыкает ключ 8 и импульсы с генератора 9 тактовых импульсов не проходят в систему, а поэтому код уточнения и выходной двоич .ный позиционный код остаются неизменными.

l594690

Составитель Н,Романова

Техред Л.Олийнык Корректор М, Кучерявая

Редактор H,Ëàýàðåíêî

Заказ 2838 Тираж 667 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

11303.>, Москва, Ж-35, Раушская наб., д. 4/5

Производственно †издательск комбинат "Патент", г.ужгород, ул. Гагарина, 101.щ|й вход соединен с выходом второго элемента ИЛИ, второй вход которого объединен с первым входом третьего элемента И и подключен к второму вы" ходу третьего логического блока, вто" рой.вход третьего элемента И соединен с выходом элемента HF. причем вход вход ключа соединен с выходом генератора тактовых импульсов, выход - с выходом линии задержки, а управляющий вход - с вторым выходом блока сравнения.