Патент ссср 163806

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Кл. 42m, 1 "4з

Зависимое от авт. свидетельства №

Заявлено 04.1.1963 (№ 812547/26-24) с присоединением заявки №

Приоритет

Опубликовано 22.VII.1964, Бюллетень № 13

Дата опубликования описания 4.XI.1964

МПК G 061

Государственный комитет по делам изобретений н открытий СССР

УДК

Автор изобретения

В. М. Костелянский

Лисичииский филиал института автоматики

Заявитель

УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ И ХРАНЕНИЯ

ВЫЧЕТОВ ЧИСЕЛ ПО МОДУЛЮ 3

Подписная группа № 145

Известны устройства для формирования и хранения вычетов чисел по нечетному модулю, применяемые для контроля передачи кодов и арифметических операций над ними.

Эти устройства выполнены на логических элементах: ячейках «ИЛИ» и ячейках «неравнозначности».

Предло>кенное устройство отличается от известных тем, что выход первой ячейки

«неравнозначности» соединен со входом ка>кдой ячейки «ИЛИ» и со входом второй ячейки «неравнозначности», выход которой соединен со входом первой ячейки «неравнозначности» через схему «ИЛИ». Каждая ячейка дает задер>кку на один такт.

Предлагаемая схема формирует вычеты по модулю 3, хранит и получает суммы и разности вычетов чисел. представленных последовательным двоичным обратным или дополнительным кодом.

На фиг. 1 изсбра>кена блок-схема описываемого устройства; на фиг. 2 — диаграммы работы устройства.

Число, для которого формируется вычет, подается на вход а устройства, начиная с младших разрядов. Первый разряд числа через ячейку ИЛИ1 поступает на ячейку неравнозначности,ч1 и с выхода ее с задержкой на один такт через ячейки ИЛИ и ИЛИ вновь поступает на ячейку Нь

С выхода б ячейки Н результат суммирования по модулю 2 поступает на ячейку неравнозначности Н>. B этот момент через ячейку ИЛИ на ячейки Н1 и Н. непосредственно со входа а, поступает второй разряд числа. С выхода ячейки Н результат вновь подается на ячейку Н» »через ячейку ИЛИ с задер>ккой на один такт. К этому моменту на вход а схемы поступает третий разряд

10 числа. B такой же последовательности проходят следующие разряды числа, Количество разрядов в коде числа вместе со знаковым разрядом должно быть четным.

При нечетном количестве разрядов числа

15 знаковый разряд в коде дублируется.

Через четное количество тактов после окончания прохо>кдения числа с выхода устройства можно снять вычет этого числа по модулю 3, представленного двумя разрядами

20 последовательного двоичного кода.

Если число представлено дополнительным кодом, то знаковый разряд подается на вход а устройства еще раз через два такта.

На временной диаграмме (фиг. 2, а) для

25 числа представленного кодом 10110111110010, показан сформированный вычет по модулю3 равный 10 («1» в нечетных тактах, «О» — в четных) .

Если на вход а устройства в котором храЗ0 нится вычет первого числа, подать другое

163806

Фиг 1

01007111107 7 07

1 01010 0011 011 1

7 01 0 7 01 010

110 0001 7 O 7 O 007 .), 00000000

РиГ Г

Составитель Б. Тимохин

Техред Т. П. Курилко Корректор И. А. Шпы нева

Редактор П. Шлаин

Заказ 2757/! Тираж )225 Формат бум. 60>(90 /з Объем 0,21 изд. л. Цена 5 коп.

Ц1- ИИПИ Государстве пого комптста по дел м изобретений и открытий СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2 число или его вычет, то формируется сумма вычетов двух чисел, при условии, что с момента прихода младшего разряда первого числа и младшего разряда второго числа прошло четное количество тактов.

На временной диаграмме (фиг. 2, б) показан случай суммирования вычета «10» первого числа и вычета «10» второго числа, представленного кодом 11101100010101, ! 0+10 — 11 = 01 (вычет суммы двух чисел) .

Если с момента прихода на вход а устройства младшего разряда одного числа и младшего разряда другого числа прошло нечетное количество тактов, то формируется разность вычетов этих чисел.

На временной диаграмме (фиг. 2, в) показан случай вычитания вычета «01» третьего числа, представленного кодом 10001011000011, из вычета «01» суммы двух чисел: 01 — 01=00 (вычет разности).

5 Предмет изобретения

Устройство для формирования и хранения вычетов чисел по модулю 3, выполненное на ячейках «ИЛИ» и ячейках «неравнозначности», отлич а ющееся тем, что с целью получения суммы и разности вычетов чисел, представленных последовательным двоичным обратным или дополнительным кодом, выход первой ячейки «неравнозначности» соединен со входом каждой ячейки «ИЛИ» и со входом второй ячейки «неравнозначности», выход которой соединен со входом первой ячейки «неравпозпачности» через схему «ИЛИ».

Патент ссср 163806 Патент ссср 163806 

 

Похожие патенты:

Изобретение относится к области передачи информации и предназначено для измерения значения отношения сигнал-шум на входе декодера

Изобретение относится к области кодирования и декодирования данных, в частности к способу и устройству декодирования кода порождающей матрицы с низкой плотностью

Изобретение относится к вычислительной технике, в частности к обнаружению и исправлению ошибок при передаче информации по каналам связи или записи/чтения информации на устройствах памяти, например системах магнитной, магнитооптической, оптической памяти

Изобретение относится к вычислительной технике и может быть использовано для организации контроля работоспособности сдвигателей двоичных кодов высокопроизводительных цифровых вычислительных машин и систем

Изобретение относится к вычислительной технике и может быть использовано при создании высоконадежных вычислительных систем

 // 194419
Наверх