Устройство для обработки многотоновых изображений

 

Изобретение относится к вычислительной технике и автоматизированной обработке изображений. Цель изобретения - повышение точности работы устройства за счет определения принадлежности точек, попавших на границу областей принадлежности интерполированному узлу растрового квадрата при выполнении линейных преобразований изображения. Цель изобретения достигается за счет введения дополнительного сумматора, коммутатора и анализатора, что позволяет аппаратным способом в случае попадания узла в среднюю зону яркость узла нового растра вычислять как среднее от всех четырех яркостей старых узлов растрового квадрата. 3 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (51)5 G 06 F 15/66

ГО У

ПО

ПР

К BTOPCHOMY СВИДЕТЕЛЬСТВУ (54)

ТОНО (57

И т ель

i ла исг.о

t .. ог

Ц иост опр пав лежн раст лине

Н пре схем схем у блок (рас (2 t) (22) (46) (71) тик (72) и А. (53) (56)

У 13

1986

А

Р 14

ДАРСТВЕННЫЙ НОМИТЕТ

ЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ГКНТ СССР

44688 70/24-24

01. 08.88

23.11.90. Бюл. Р 43

Институт технической кибернеАН БССР

Е.В. Чернухо, И.П. Кудерко

Лакерник

681.325 (088.8)

Авторское свидетельство СССР

2314, кл. G 06 F 7/548, 15/66, торское свидетельство СССР

5820, кл. С 06 F 15/66, 18.12.87.

УСТРОЙСТВО ДЛЯ ОБРАБОТКИ МНОГОЫХ ИЗОБРАЖЕНИЙ

Изобретение относится к вычис" обретение относится к вычисли", ой технике и автоматизированной отке изображений и может быть ьзовано в системах обработки тоновых изображений. ь изобретения — повышение точв работе устройства sa счет еления. принадлежности точек, лох на границу областей:принадсти интерполированному узлу свого квадрата при выполнении ных преобразований изображения. фиг.1 изображена блок-схема агаемого; устройства; на фиг.2— блока управления; на фиг ° 3в анализатора. тройство содержит блок 1 памяти, 2 управления, блок 3 контроля овый графический дисплей), ком-.. !.2 лительной технике и автоматизированной обработке изображений. Цель изобретения — повышение точности работы устройства за счет определения принадлежности точек, попавших на границу областей принадлежности интерполированному узлу растрового квадрата при выполнении линейных преобразований изображения. Цель изобретения достигается за счет введения дополнительного сумматора, коммутатора и анализатора, что позволяет аппаратным спо-. собом в случае попадания узла в среднюю зону яркость узла нового растра вычислять как среднее от всех четырех яркостей старых узлов растрового квад" рата. 3 ил. е мутаторы 4 и 5, умножители 6 и 7, на" капливающне сумматоры 8 и 9, блоки

10 и 11 сравнения, регистры 12 и

13, блоки 14 и 15 буферной памяти, сумматор 16, коммутатор 17 и анализатор 18, триггер 19, генератор 20, счетчики 21 и 22,узел 23 постоянной памяти, триггер 24, элементы И 25 и

26, .элемент ИЛИ 27, блоки 28 и 29 вычитания, сумматор 30, блок 31 сравнения.

Устройство работает следующим образом.

Устройство позволяет выполнять линейные преобразования над многотоновьвчи иэображениями, такие как поворот, сдвиг, изменение масштаба и т.п., согласно выражению

1608698

Х1 = К 11 Х„+ К„ У, + Х см

У к- КЬ Х и + Kg У q + Ус м где Кц, К у

К, К коэффициенты преобразования;

Х, Y + — координаты элемента выходного изображения;

- к оорди на ты эл емента исходного изображения; с,„- величина cp;BHI G ко ординат исходного изображения.

Вопрос о принадлежности точек, попавших на границу областей принадлежностей в результате, выполнения линей- 20 ных преобразований, решается в зависимости от выполнения следующего условия:

АВБ(:<) — Оь5 + ABS(y+) — 0,5 4 8 25 где о — величина, значение которой устанавливает границу области вычисления интерполированной точки. При выполнении неравенства значение изоб- 30 ражения в искомой точке определяется

J как среднее значение четырех сосед-, них точек исходного изображения.

В исходном состоянии все блоки устройства находятся в нулевом состоянии. При этом единичный сигнал с ин35 версного выиода триггера 19 блока 2 управления разрешает запись массива данных исходного изображения в блок

1 памяти и запись соответственно в блоки 14 и 15 буферной памяти значений коэ Ь Ьициентов линейного преобразования Хсм К1 К«и Усу КЙ2 К«

По сигналу "Пуск", поступающему из управляющей ЭВИ на вход триггера 19 блока 2, последний устанавливается в единичное состояние. Сигнал с еди- ничного выхода триггера 19 поступает на вход элемента И 25, чем разрешается прохождение тактовых импульсов с генератора 20 на счетчик 21, в за50

BHCHNOCTH OT COCTOCCCC KOTOPOTO lhOP иируюгся управляющие сигналы с узла

23 постоянной памяти.

По первому тактирующему импульсу, 55 поступающему на вход счетчика 21, на выходе а узла 23 постоянной памяти блока 2 управления устанавливается код 01 и сигнал "Считывание", которые поступают на блоки 14 и 15 буфер-, ной памяти, представляющие собой запоминающие устройства регистрового типа. В результате этого значения величины сдвига координат исходного изображения Х;„ и У > поступают соответственно через коммутаторы 4 и 5 на входы накапливающих сумматоров 9 и 8, где по сигналу с выхода r узла

23 постоянной памяти блока 2 управления осуществляется вычисление сумм

Х „„+ 0 и Y.м + 0 соответственно.

При поступлении следующего импульса на счетчик 21 по адресу 10 и управляющему сигналу с узла 23 постоянной памяти блока 2 управления происходит считывание с блоков,14 и 15 буферной памяти значений коэффициентов К и К . Одновременно с этим на управляющие входы коммутаторов 4 и 5 поступает код 01 с выхода в узла

23 постоянной памяти. Значения коэф-i фициентов К < и К поступают соответственно на входы множителя умножителей 6 и 7, на входы множимого которых поступают с выхода счетчика 22 блока 2 управления значения координат Х и Уц . По сигналу с выхода б узла 23 постоянной памяти в умножителях определяются соответственно произведения К Х„и К Y которые поступив на входы коммутаторов 4 и 5 далее поступают на входы накапливающих сумматоров 9 и 8, где по сигналу с выхода г узла 23 постоянной памяти определяются соответственно

cyMMbI Х М+ К ц,1Хц H Y м+ К Yg ° я

Далее по адресу 11 и сигналу "Считывание" с выхода а узла 23 постоянной памяти с блоков 14 и 15 соответственно поступают на входы множителя умножителей 6 и 7 значения коэффициентов К и К . Одновременно с этим на управляющие входы коммутаторов 4 и 5 поступает код 10 с выхода в узла

23 постоянной памяти. По сигналу с выхода б узла 23 в умножителях 6 и ? определяются значения произведений

К << Х < и К У>. -Пр и этом значение произведения с умножителя 6 поступает на вход коммутатора 5, а с умножителя 7 поступает на вход коммутатора

4. Далее значения произведений поступают соответственно на входы накапливающих сумматоров 8 и 9, где по сигналу с выхода r узла 23 постоянной памяти вычисляются соответственно зна ссм, ты, х на в вып с и дро пос ана раз и Y вен нен ся и Y бло пос выч соо

ABS пол сиг

2 у

30.

31 с над осу резу

В

1 чае сокр сиги ной. знач ти п сопя ния. хода тана знач част нле

Р,5. тато вени ров коду нака сигна ной п

8и9 (т. е. менно мутат тоянн

16.08698

6 ения сумм Y + К У + у„K Х и рыи разрешает прохождение информации

К Х + К У П енные результа- с первого информационного входа на соответствующие целым значениям вход блока 3 контроля. По сигналу е

У, поступают соответственно Узла 23 постоЯнной памЯти блока 2 Уп5 ходы регистров 12 и 13, которые РавлениЯ значениЯ координат элемента лнены на реверсивных счетчиках выходного изобРажениЯ записываютсЯ в едварительной записью. При этом регистРы 12 и 13, с выходов которых ная часть полученных значений поступают на адресный вход блока 1 упает соответственно на входы памяти. Одновременно с этим с второизатора 18, а значения старшего го выхода блока 2 управления (первый яда дробной части значений Х выход узла 23 постоянной памяти) на кроме того поступают соответст-. блок 1 памЯти постУпает сигнал Чте М

II

II о на входы блоков 10 и 11 срав- ние . В РезУльтате этого в памЯть я,, В анализаторе 18 осуществляет- 15 блока 3 контРолЯ чеРез коммУтатоР.1" нализ дробной части значений Х по адресу Х, 7 записывается содержимое ячейки блока f памяти с коордио сигналу с двенадцатого выхода натами Х, Y+ и на экране дисплея а 2 управления (выход узла 23 отображается информация, содержащаяоянной памяти) в блоках 28 и 29 20 ся в ячейке памяти блока 1 памяти с тания анализатора 18 определяются координатами Х, У+. ветственно значения разности При поступлении очередного тактих+) — 0,5 и ABS(y ) — 0,5. 3sTeM рующего импУльса на вход счетчика 21 енные значения разностей по блока 2 управления последний обнуляалу с тринадцатого выхода блока 25 ется, в результате чего сигналом с авления суммируются в сумматоре выхода ж узла 23 постоянной памяти

Результат суммы поступает в блок накапливающие сумматоры 8 и 9 уста-. авнения, где по сигналу с четыр- навливаются в "О". Сигнал с выхода того выхода блока 2 управления пеРеноса счетчика 21 постУпает чеествляется сравнение полученного 30. Рез элемент И 26 и элемент ИЛИ 27 на ьтата о с const = 0,25. вход счетчика 22, на выходе которого зможны два случая. устанавливается значение координат

Значение P > 0,25. В этом слу- следующего элемента исходного изобрариггер 24 блока 2 управления жения.

1 няет исходное состояние и по 3 О 2

2. Значение 0,25. В этом у с выхода д узла 23 постоян- случае сигнал с выхода блока 31 сравамяти осуществляется сравнение нения устанавливает триггер 24 блока ний старшего разряда дробной час- 2 управления в единичное. состояние. лученных значений Х и Y c

4 Сигнал с единичного выхода триггера

= 0,5 в блоках 10 и 11 сравнеср вне 40 24 поступает на старший адресный

В результате сравнения на вы- вход узла 23 постоянной памяти, а с блоков 10 и 11 сравнения уснулевого выхода сигнал поступает на ливаются нулевые сигналы, .если элеме э элемент чем блокируется прония старшего разряда дробной хождение сигналов на счетчик 22 блоХ и Y меньше 0,5, и единичМ еди 45 ка 2 управления. По сигналу с выхода игналы, если значения больше е узла 23 постоянной памяти значения

Соответствующие сигналы резуль- Х и Y+ с накапливающих сумматоров сравнения поступают соответст- 9 и 8 записываются в регистры 12 и на четвертые входы коммутато- 13, с выходов которых поступают на и 5, которые по управляющему 50 адресный вход блока 1 памяти, Одно11 пропускают сигналы на входы временно с эти нно с этим с второго выхода ивающих сумматоров 9 и 8. По блока 2 управления на блок 1 памяти у с выхода г узла 23 постоян- поступает сигнал "Чтение". В результамяти в накапливающих суммато ах щи умм р те этого содержимое а ячейки памяти/ уточняются значения Х Y

+т 5 блока 1 памяти поступает в накапливаприбавляется 0 и 1) . О нов е) ° дн Ре ющии сумматор 16, где по сигналу с

1 с этим на управляющий вход ком- выхода з узла 23 постоянной памяти, Ра 17 с выхода и Узла 23 пос- суммируется с 0 3

Затем по сигналу и памяти поступает код 01, кото- с выхода 23 с выхода к узла постоянной памяти

1608698 содержимое регистра 12 увеличивается на единицу, при этом на адресный вход блока 1 памяти поступает сигнал "Чтеl ние". В результате этого содержимое а ячейки памяти блока 1 памяти с ко5

Я ординатами Х, Y +, поступает в накапливающий сумматор 16, где по сигналу с выхода з узла 23 постоянной памяти суммируется со значением а . .

1Î

Далее по сигналу с выхода м узла

23 постоянной памяти содержимое регистра 13 увеличивается на единицу и поступает на адресный вход блока

1. памяти как координаты Х +1, Y +" 15

Д

Аналогично описанному определяется сумма а„, + а + a>, где а — содержимое указанной ячейки.

По сигналу с выхода л узла 23 постоянной памяти содержимое регистра 26

12 уменьшается на единицу. Таким образом, из блока I памяти считывается содержимое а ячейки памяти блока 1 памяти с координатами Хк+

У и поступает в накапливающий 25 сумматор 16, где определяется сумма

3 4 ной суммы поступает на второй вход коммутатора 17 со сдвигом на два разряда, что соответствует делению 30 на 4. Поступившие сигналы 10 с выхода и узла 23 постоянной памяти на управляющий вход коммутатора 1.7 разрешают прохождение значения элемента изображения на вход блока 3 контроля, в результате чего на экране дисплея отображается вычисленное значение элемента с координатами Х„, Y+.

При поступлении очередного тактирующего импульса с выхода узла 23 пос- тоянной памяти триггер .24 и счетчик 21 устанавливаются в исходное состояние, а содержимое„.начетчика

22 увеличивается на единицу, в ре-. зультате этого сигналом с выхода ж узла 23 постоянной памяти накапливающие сумматоры 8, 9 и 16 обнуляются.

После обработки значений координат

:последнего элемента. исходного изображения счетчик 22 обнуляется, а сиг-. нал с его выхода переноса поступает на вход сброса триггера 19. В резульТате этого последний устанавливается в нулевое состояние, при этом запрещается прохождение тактовых импуль-( сов с генератора 20 через элемент

И 25 на счетчик 21. Таким образом, устройство переходит в исходное состояние и готово для обработки следующего массива данных исходного изображения. и зобр ет ения

Формула

Устройство для обработки многотоновых изображений, содержащее блок памяти, информационный вход которого два блока буферной памяти, информационный выход первого блока буферной памяти соединен с первым информационным входом первого коммутатора и входом множителя первого умножителя, выход которого соединен с вторым информационным входом первого коммутатора и .первым информационным входом второго коммутатора, выход которого сое-. динен с информационным входом первого накапливающего сумматора, выход которого соединен с информационным входом первого регистра и первым информационным входом первого блока сравнения, выход которого соединен с вторым информационным входом второго коммутатора, выход второго блока буферной памяти соединен с третьим информационным входом второго коммутатора и входом множителя второго умножителя, выход которого соединен с четвертым информационным входом второго коммутатора и третьим информационным входом первого коммутатора, выход которого соединен с информационным входом второго накапливающего сумматора, выход которого сое-,. динен с информационным входом второго регистра и первым информационным входом второго блока сравнения, выход которого соединен с четвертыминформационным входом первого коммутатора, выходы первого и второго регистров соединены с адресным входом блока памяти, первый выход блока управления соединен с входами множимого первого и второго умножителей и первым входом блока контроля, второй выход блока управления соединен с

1 входом записи-чтения блока памяти, третий выход блока управления соединен с входами записи-считывания первого и второго блоков буферной памяти, четвертый выход блока управления соединен с синхровходами перявляется первым информационным входом устройства, блок управления, блок контроля, два коммутатора, два умножителя, два накапЛивающих сумматора, два блока сравнения, два регистра и

1608698

10 в х д р в г д м в ж с б п

M в о б о к п н м о к аЮ Сжэ икаем

С м

t м 15

1г

ФЫ1 го и второго умножителей, пятый выблока управления соединен с упляющими входами первого и второкоммутаторов, шестой выход блока равления подключен к синхровхонакапливающих сумматоров, седьмой од блока управления соединен с нхровходами первого и второго оков сравнения, восьмой выход блока 10 равления соединен с входами записи рвого и второго регистров, девятый иод блока управления подключен входам установки в "0" накапливаюсумматоров,-входы величины точнос-15 линейных преобразований .устройстподклю ены соответственно к втоинформационным входам первого и рого блоков сравнения, первый вход ка управления является входом пусустроиства, информационные входы рвого и второго блоков буферной мяти являются вторым информационвходом устройства, о т л и ч а— щ е е с я тем, что, с целью повы- 25 ния точности в работе устройства, о содержит третий сумматор, третий утатор, анализатор, причем вы-." ход блока памяти соединен с первым информационным входом третьего коммутатора и с информационным входом третьего сумматора, выход которого соединен с вторым информационным входом третьего коммутатора, выход которого соединен с вторым входом блока контроля, первый и второй входы анализатора подключены соответственно к выходам первого и второго накапливающих сумматоров, а выход соединен с вторым входом блока управления, десятый и одиннадцатый выходы которого соответственно соединены с синхровходом третьего накапливающего сумматора и управляющим входом третьего коммутатора, двенадцатый, тринадцатый и четырнадцатый выходы блока управления соединены соответственно с третьим, четвертым и пятым входами анализатора, пятнадцатый, шестнадцатый и семнадцатый выходы блока управления соединены соответственно с вторым и третьим управляющими входами - первого регистра и вторым управляющим входом второго регистра.

1608698 (Ри2

Составитель Е. Чепин

Редактор Н. Тупица Техред А. Кравчук .

Корректор Э. Лончакова

Заказ 3619

Тираж 568

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул, Гагарина, 101