Запоминающее устройство с самоконтролем

 

Изобретение относится к вычислительной технике и может быть использовано для повышения контролепригодности оперативных запоминающих устройств. Цель изобретения - повышение достоверности контроля. Запоминающее устройство с самоконтролем содержит регистр адреса, накопители информационных и контрольных разрядов, регистр числа, регистр состояний, первую, вторую, третью, четвертую и пятую группы элементов И, первую и вторую группы элементов ИЛИ, элементы И, блок коррекции, первую и вторую группы приемопередающих элементов, элементы НЕ, элемент ИЛИ, выход признака отключения коррекции, выход одиночной ошибки, выход двойной ошибки, информационные входы-выходы, вход признака записи, вход обращения, вход признака чтения, вход признака обращения к накопителю и вход признака обращения. Устройство позволяет до начала решения задачи определить отказавшие микросхемы в накопителе как информационных, так и контрольных разрядов при ошибках любой кратности и проверить работоспособность блока коррекции. В рабочем режиме обеспечивается локализация одиночных ошибок (основных при одноразрядной организации БИС оперативного запоминающего устройства), что позволяет своевременно проводить профилактический ремонт памяти. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

348702/24-24

5. 12.87

3.11.90. Бюл. № 43. . А. Бруевич, P. М. Воробьев, Куликов

81.327 (088.8) вторское свидетельство СССР

441, кл. G 11 С 29/00, 1980. орское свидетельство СССР

2224, кл. G 11 С 29/00, 1982.

АПОМИНАЮЩЕЕ УСТРОЙСТВО С

КОНТРОЛЕМ (57) зобретение относится к вычислительной т хнике и может быть использовано для повы ения контролепригодности оперативных поминающих устройств. Цель изобретен я — повышение достоверности контроля. апоминающее устройство с самоконтролем содержит регистр адреса, накопители инфор!мационных и контрольных разрядов, регист1р числа, регистр состояний, первую, Из ной те повыш ных з

Це вернос

На щего фиг. 2

3а лем со инфор дов, ре

6 — 10, тую 20 тов И, пы эле (21) (22) (46) (72) и А. (53) (56) № 89

Ав № 10 (54)

САМ бретение относится к вычислительнике и может быть использовано для ния контролепригодности оперативпоминающих устройств. ь изобретения — повышение достои контроля. фиг. 1 приведена схема запоминаюстройства с самоконтролем; на — схема блока коррекции. оминающее устройсво с самоконтроержит регистр 1 адреса, накопители ационных 2 и контрольных 3 разряистры числа 4 и состояний 5, первую торую 11 — 15, третью 16 — 19, четвери 21 и пятую 22 — 26 группы элеменпервую 27 — 31 и вторую 32 — 35 групентов ИЛИ, восемь элементов И 36—

„,SU,», 1608754 A 1 (51)5 G 11 С 29/00 вторую, третью, четвертую и пятую группы элементов И, первую и вторую группы элементов ИЛИ, элементы И, блок коррекции, первую и вторую группы приемопередающих элементов, элементы НЕ, элементы ИЛИ, выход признака отключения коррекции, выход одиночной ошибки, выход двойной ошибки, информационные входы-выходы, вход признака записи, вход обращения, вход признака чтения, вход признака обращения к накопителю и вход признака обращения.

Устройство позволяет до начала решения задачи определить отказавшие микросхемы в накопителе как информационных, так и контрольных разрядов при ошибках любой кратности и проверить работоспособность блока коррекции. В рабочем режиме обеспечивается локализация оди ночных ошибок (основных при одноразрядной организации

БИС оперативного запоминающего устройства), что позволяет своевременно проводить профилактический ремонт. памяти. 2 ил.

43, блок 44 коррекции, первую 45 и вторую 46 группы приемопередающих элементов, два элемента НЕ 47 и 48 и элемент ИЛИ 49, адресные входы 50, выход 51 признака отключения коррекции, выход 52 одиночной ошибки, выход 53 двойной ошибки, информационные входы-выходы 54, вход 55 признака записи, вход 56 обращения устройства, вход

57 признака чтения, вход 58 признака обращения к накопителю, вход 59 признака обращения к регистру состояния.

Блок коррекции содержит три группы сумматоров 60 — 62 по модулю два, дешифратор 63, элемент ИЛИ 64, первую 65 и вторую

66 группы элементов И, группу элементов

ИЛИ 67, сумматор 68 по модулю дна, два элемента И 69 и 70 и два элемента НЕ 71 и 72, 1608754

3 информационные входы 73 и выходы 74, выходы 75 синдрома ошибки, первый 76 и второй 77 управляющие входы, выходы 78 и входы 79 контрольных разрядов, выходы признак . одиночной 80 и двойной 81 ошибок, выходы 82 информационных разрядов, информационные входы 83, третий управляющий вход 84.

Запоминающее устройство с самоконтролем может работать в диагностическом и рабочем режимах.

В диагностическом режиме проверяется функционирование накопителей информационных и контрольных разрядов и работоспособность блока 44 коррекции. При проверке накопителей не накладывается никаких ограничений на кратность возможной ошибки.

Рассмотрим работу устройства при пповерке накопителей информационных и контрольных разрядов.

Сначала устройство приводится в исходное состояние путем занесения в регистры адреса 1 числа 4 и состояний 5 нулевой информации. Затем осуществляется запись и чтение из ячеек памяти контрольных кодовых комбинаций.

В процессе записи адрес выбранной ячейки поступает на адресные входы 50 устройства, записываемое число — на информационные входы-выходы 54, признак записи — на вход 55, признак обращения к накопителю— на вход 58. Адрес ячейки записывается в регистр 1 адреса, откуда выдается на адресные входы накопителей информационных и контрольных разрядов. Записываемое число проходит на информационные входы 83 блока коррекции и на вторые входы группы элементов И 66. Признак записи и признак обращения к накопителю поступают на входы устройства высокими уровнями напряжения, поэтому на выходе элемента И 38 оказывается логическая единица (высокий потенциал), которая проходит на второй управляющий вход 77 блока коррекции и на первые входы группы элементов И 66. В результате, записываемое число поступает через группы элементов И 66 и ИЛИ 67 на входы 62 группы сумматоров по модулю два и на выходы 82 информационных разрядов блока коррекции.

Сумматоры 62 по модулю два формируют контрольные разряды кода Хэмминга, которые выдаются на выходы 78 контрольных разрядов блока коррекции. С выходов 82 и

78 информационные и контрольные разряды проходят на входы приемопередающих элементов первой 45 и второй 46 групп, которые при наличии логической единицы на управляющих входах передают информацию с входов на свои входы-выходы и далее на входывыходы накопителей 2 и 3.

Признак записи поступает в накопители 2 и 3 высоким уровнем с входа 55 устройства, а непосредственная запись кодового слова

55 осуществляется по сигналу обращения со входа 56. Последний проходит в накопитель информационных разрядов 2 и через элемент И 43 в накопитель контрольных разрядов 3 (элемент И 43 открывается, так как íà его первом входе в этот момент присутствуют логическая единица, поступающая через элемент ИЛИ 49 с инверсного выхода первого разряда регистра

5 состояний). Затем выполняется запись в следующую ячейку и т.д.

Перед началом процесса чтения производится отключение коррекции с тем, чтобы считанные данные выдавались из устройства без изменений. Отклонение коррекции выполняется путем записи единицы в первый разряд регистра состояний 5. С этой целью на входы-выходы 54 устройства выдается записываемое число с единицей в первом разряде и нулями в остальных, а на входы 55 и 59 — высокие уровни признака записи и признак обращения к регистру 5 состояний.

С входов-выходов 54 записываемое число поступает на первые входы группы элементов И 22 — 26 и, так как на их вторых входах присутствует высокий уровень признака записи, проходит на входы регистра состояний 5 (первый разряд — непосредственно, остальные — через группу элементов ИЛИ

32 — 35) . При наличии признака обращения к регистру 5 состояний производится запись, в результате чего на прямом выходе его первого разряда оказывается логическая единица, а на инверсном — логический ноль (низкий потенциал).

В процессе чтения адрес выбранной ячейки поступает на входы 50, признак обращения к накопителю — на вход 58, признак чтения — на вход 57. С приходом сигнала обращения на вход 56 данные считываются из накопителей информационных и контрольных разрядов 2 и 3 и поступают на входы-выходы приемопередающих элементов 45 и 46. Поскольку признак записи на входе 55 отсутствует, на выходе элемента И 38 и на управляющих входах приемопередающих элементов 45 и 46 сохраняется логический ноль, что приводит к передаче данных с их входоввыходов на входы 73 и 79 информационных и контрольных разрядов блока 44 коррекции.

В дальнейшем информационные разряды с входов 73 проходят на первые входы группы сумматоров 60 по модулю два. Так как коррекция отключена, на третьем управляющем входе 84 блока 44 коррекции присутствует логический ноль, что вызывает появление низкого уровня на выходе элемента И 70 и управляющем входе дешифратора 63. В результате на выходах дешифратора 63 сохраняются логические нули независимо от состояния его информационных входов, поэтому данные с первых входов группы сумматоров 60 по модулю два проходят на числовые выходы 74 блока 44 коррекции без изменений. Затем они посту1.608754 пают н сяв е пы э е чтен я ким р оказ в выхо е ца. р

10,оа гист

ИЛИ 2 отку а ния

О н ходо ступа тов И2 элем н илог ч на пе в

В рез ды пр и зап

П из н произ ний. выда и обр обоих логич тывае на вто входы ходам саина

И 11 выход щест пител

Та одной требу телю состоя

Пр корре доват

Сн ции п ний. кодов водитс разря ница) . же са вым р ней on

49 и на вует н сигнал теля к нем со

5 а входы регистра 4 числа, записываютго и выдаются на первые входы групментов И 6 — 10. Поскольку признак приходит на вход 57 устройства высоовнем, на обоих входах элемента И 36 аются логические единицы и на его также формируется логическая единиойдя на вторые входы элементов И 6— вызывает выдачу записанного в ре4 числа через элементы И 6 — 10 и

7 — 31 на входы-выходы 54 устройства, она поступает в процессор для сравнеэталоном. овременно контрольные разряды с выприемо-передающих элементов 46 пот на вторые входы группы элемен0 и 21. В этот момент на обоих входах та И 39 присутствуют высокие уровни еская единица с его выхода выдается

ые входы группы элементов И 20 и 21. льтате считанные контрольные разряходят элементы И 20 и 21, ИЛИ 34 и 35 сываются в регистр 5 состояний. сле завершения цикла чтения данных копителя информационных разрядов одится считывание регистра 5 состояля этого на входы 57 и 59 устройства тся высокие уровни признаков чтения щения к регистру 5 состояний. На входах элемента И 37 оказываются ские единицы и на его выходе выраба.ся высокий потенциал, поступающий

ые входы элементов И 1! — 15. Первые последних подключены к прямым вырегистра 5 состояний, поэтому запив нем информация проходит элементы

15, ИЛИ 27 — 31 и выдается иа входы54 и далее в процессор. Затем осуяется чтение следующей ячейки накоинформационных разрядов. им образом, для чтения содержимого ячейки в диагностическом режиме тся один цикл обращения к накопиодин цикл обращения к регистру ий. верка работоспособности блока 44 ции проводится в следующей послельности. чала выполняется включение корректем записи нулей в регистр 5 состоясле этого в накопитель записывается е слово, как описано ранее, и произотключелие коррекции (в первый регистра 5 состояний заносится едиЗатем в накопитель записывается то ое число, но с инвертированным перзрядом. В течение выполнения последрации на обоих входах. элемента ИЛИ первом входе элемента И 43 присутстзкий уровень напряжения, поэтому обращения с входа 56 на вход накопинтрольных разрядов не проходит. В раняются записанные ранее по этому

25 адресу контрольные разряды, а кодовое слово в целом содержит ошибку в первом информационном разряде.

В дальнейшем коррекция вновь включается (в регистр 5 состояний заносятся нули) и осуществляется считывание данной ячейки. При этом информационные и контрольные разряды поступают на входы 73 и 79 блока 44 коррекции. Так как на его первом управляющем входе 76 присутствует логическая единица, информационные разряды проходят группы элементов И 65, ИЛИ 67 и выдаются на входы группы сумматоров 62 по модулю два. С выходов сумматоров 62 по модулю два сформированные контрольные разряды кода Хэмминга поступают на первые входы группы сумматоров 61 по модулю два, на вторые входы которых подаются считанные контрольные разряды с входов 79. Сумматоры 61 по модулю два сравнивают их между собой, в результате чего на их выходах формируется синдром ошибки, который выдается на выходы 75, входы элемента ИЛИ

64 и информационные входы дешифратора 63.

Одновременно сумматор 68 по модулю два, складывая информационные и контрольные разряды, формирует признак одиночной ошибки.

Если блок коррекции работает правильно, полученный синдром соответствует ошибке в первом информационном разряде, а на выходе сумматора 68 по модулю два появляется логическая единица. Последняя инвертируется элементом НЕ 71 и запрещает формирование признака двойной ошибки на выходе элемента И 69. Логические значения признаков одиночной и двойной ошибок в дальнейшем поступают на выходы 80 и 81 блока 44 коррекции (соответственно единица и ноль) .

Логический ноль с выхода элемента И 69 поступает также на вход элемента НЕ 72 и на

его выходе и втором входе элемента И 70 оказывается высокий уровень напряжения.

На первом входе элемента И 70 присутствует высокий уровень признака включенной коррекции, поэтому на выходе элемента И 70 и управляющем входе дешифратора 63 появ45 ляется логическая единица. Дешифратор 63 выдает высокий уровень на выход, соответствующий первому информационному разряду, что приводит к его инверсии с помощью сумматоров 60 по модулю два.

В дальнейшем исправленная информация

gp с числовых выходов 74 блока 44 коррекции записывается в регистр 4 числа, откуда поступает на первые входы группы элементов

И 6 — 10. Так как на их вторых входах присутствует логическая единица с выхода элемента И 36, считанные данные выдаются на входы-выходы 54 устройства.

Одновременно синдром и логические значения признаков одиночной и двойной ошиббок с выходов 75, 80 и 81 блока 44 коррекции

1608754

Формула изобретения

7 поступают на вторые входы элементов И 16—

19. Поскольку регистр 5 состояний обнулен, на выходах элементов И 42, 41, 40 и первых входах элементов И 16 — 19 оказываются высокие уровни напряжения, поэтому синдром и логические значения признаков одиночной и двойной ошибок проходят элементы И 16—

19, ИЛИ 32 — 35 и записываются в нем.

В следующем цикле содержимое регистра состояний считывается, 0 правильной работе блока коррекции свидетельствует исправление первого разряда числа и наличие в регистре состояний соответствующего синдрома и признака одиночной ошибки. Затем описанная последовательность действий повторяется для второго разряда и т.д.

Записывая при отключенной коррекции числа с несколькими инвертированными разрядами, можно проверить формирование синдрома при одиночной ошибке и контрольных.разрядах или убедиться в правильности выдачи признака двойной ошибки. Последний поступает на выход элемента И 69 при отсутствии признака одиночной ошибки и наличии ненулевого синдрома (поступления единицы хотя бы на один вход элемента ИЛИ

64) .

В рабочем режиме информацией с внешними устройствами производится при включенной коррекции. В случае обнаружения ошибки в одном из разрядов считанного числа происходит ее исправление, а признак одиночной ошибки и синдром записываются в регистр состояний. При этом на выход 52 устройства выдается логический ноль, извещающий процессор о возникшей неисправности. Если при последующем чтении данных из накопителя будет обнаружена еще одна одиночная ошибка, то записи нового синдрома в регистр состояний не произойдет, так как на первом входе элемента И 40 оказывается низкий уровень напряжения. Однако при обнаружении двойной ошибки ее признак заносится в регистр состояний и выдается низким уровнем на выход 53 устройства.

Получив признак одиночной ошибки, процессор считывает содержимое регистра состояний, определяя по записанному синдрому отказавшую микросхему накопителя. В дальнейшем она заменяется в удобное для пользователя время. Признак двойной ошибки свидетельствует о потере работоспособности памяти. Тем не менее его появление не препятствует последующей записи в регистр состояний синдрома при обнаружени одиночной ошибки.

Запоминающее устройство с самоконтролем, содержащее блок коррекции, регистр адреса, накопитель информационных и контрольных разрядов, регистр числа, регистр состояний, четыре группы элементов И, две группы элементов ИЛИ, первый, второй и

8 третий элементы И и элемент ИЛИ, информационные входы регистра адреса являются адресными входами устройства, выходы регистра адреса соединены с соответствующими адресными входами накопителей информационных и контрольных разрядов, инверсные выходы трех младших разрязов регистра состояний являются соответственно выходами признаков отключения коррекции оди-. ночной и двойной ошибки устройства, выхо"О .ды элементов И первой и второй групп сое динены с соответствующими входами элементов ИЛИ первой группы, выходы которых являются информационными входами-выходами устройства, выходы элементов И третьей и четвертой групп соединены с соответствующими входами элементов ИЛИ второй группы, отличающееся тем, что, с целью повышения достоверности контроля, в него введены первая и вторая группы приемопередаю» щих элементов, пятая группа элементов И, с четвертого по восьмой элементы И, первый и второй элементы НЕ, выходы информационных и контрольных разрядов блока коррекции соединены соответственно с входами прие мопередающи х элементов первой и вто25 рой групп, выходы которых соединены с входами информационных и контрольных разрядов блока коррекции, входы-выходы приемопередающих элементов первой и второй групп соединены с соответствующими входами-выходами накопителей информационных

30 и контрольных разрядов, выход первого элемента И пятой группы соединен с информационным входом младшего разряда регистра состояний, выходы других элементов И пятой группы соединены с соответствующими входами элементов ИЛИ второй группы, выходы которых соединены с информационными входами других разрядов регистра состояний, прямые выходы регистра числа соединены с первыми входами элементов И первой группы, вторые входы которых соединены с выходом первого элемента И и с первым управляю4О щим входом блока коррекции, прямые выходы регистра состояний соединены с первыми входами элементов И второй группы, вторые входы которых соединены с выходом второго элемента И, управляющие входы

45 приемопередающих элементов первой и второй групп соединены с вторым управляющим входом блока коррекции и выходом третьего элемента И, выход четвертого элемента И соединен с первыми входами элементов И четвертой группы, вторые входы которых соединены с соответствующими выходами приемопередающих элементов второй группы, выход пятого элемента И соединен с первыми входами элементов И третьей группы, кроме второго, первый вход которого соединен с выходом шестого элемента И, вторые входы элементов И третьей группы, кроме первого, второго и последнего элементов, соединены с соответствующими выходами синдрома ошибки блока коррекции, информационные выхоj 608754 ды кот р числа, в элемен о выход м выход п соедин н

И трет е пятой р инфор а и выхо вторые объеди чтения н рольны элемен а и явля т ва, ин гистра седьмо о входом элемен а

НЕ, вы дом че ход вто ого соединены с входами регистра торые входы первого. и последнего в И третьей группы соединены с одиночной ошибки блока коррекции, ризнака двойной ошибки которого с вторым входом второго элемента и группы, первые входы элементов И уппы соединены с соответствующими ционными входами блока коррекции ами элементов ИЛИ первой группы, входы элементов И пятой группы ены и соединены с входами записиакопителей информационных и контразрядов, первым входом третьего

И, входом первого элемента НЕ ся входом признака записи устройстрсный выход младшего разряда реостояний соединен с первым входом элемента И, третьим управляющим блока коррекции, первым входом

ИЛИ и входом второго элемента од которого соединен с первым вховертого элемента И, инверсный выого разряда регистра состояний соединен с первым входом пятого элемента И, инверсный выход третьего разряда регистра состояний соединен с первым входом шестого элемента И, выход седьмого элемента И соединен с вторыми входами пятого и шестого элементов И, выход первого элемента НЕ соединен с вторым входом элемента ИЛИ, выход которого соединен с первым входом восьмого элемента И, вход выборки накопителя контрольных разрядов соединен с выхо10 дом восьмого элемента И, второй вход которого соединен с входом выборки накопителя информационных разрядов и является входом обращения устройства, второй вход четвертого элемента И соединен с вторым входом седьмого элемента И, первыми входами первого и второго элементов И и является входом признака чтения устройства, второй вход первого элемента И соединен с вторым входом третьего элемента И и является входом признака обрагцения к накопителю уст20 ройства, второй вход второго элемента И является входом признака обращения к регистру состояний устройства.

1608754

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-издательский комбинат «Патент», г. Ужгород, ул. Гагарина, 101

Редактор Н. Лазаренко

Заказ 3622

Составитель Ю. Сычев

Техред А. Кравчук Корректор А. Осауленко

Тираж 485 Подписное