Устройство для оценки достоверности символов кодоимпульсных сигналов

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

1 1)5 Н 03 М !3/00

6@1, 1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО И306РЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 4492753/24 (22) 10.10.88 (46) 07.01,91. Бюл. У (7!) Воронежский политехнический институт (72) О.Г. Вахтин, С.Н. Емельчев и А.М. Черненко (53) 621.394(088.8) (56) Авторское свидетельство СССР

9 1115086, кл. G 08 С 19/28, 1982.

Авторское свидетельство СССР

М 1547081, кл. Н 03 М 13/12, 1988. (54) УСТРОЙСТВО ДЛЯ ОЦЕНКИ ДОСТОВЕРНОСТИ СИМВОЛОВ КОДОИМПУЛЬСН4!Х СИГНАЛОВ

„„SU,, 1619409 А 1

2 (57) Изобретение относится к электросвязи и может использоваться в устройствах защиты принятых кодовых комбинаций от ошибок. Устройство упорядочивает символы входной кодовой комбинации произвольной длительности (не превышающей некоторое максимальное значение) по их достоверности (амплитуде), что расширяет область применения устройства, Устройство содержит блок 1 триггеров, распределитель 2 импульсов, блок 3 постоянной памяти, аналого-цифровой преобразователь 4, блок 5 элементов И, счетчик 6 импульсов, блоки 7,8 элементов ИЛИ, блоки

9, 10, 12 оперативной памяти, коммутатор 11 и блок 13 задержки. 1 ил.

1619409

Изобретение относится к электросвязи и может использоваться в устройствах защиты принятых кодовых комбинаций от ошибок.

Цель изобретения — расширение области применения устройства за счет обработки кодовых комбинаций произвольной длины.

На чертеже представлена функциональная схема устройства.

Устройство содержит блок 1 RS-vpvrгеров I 2-1.t распределитель 2 импульсов, третий блок 3 постоянной памяти, аналого-цифровой преобразова- 15 тель 4, блок 5 элементов И 5.2-5.t счетчик 6 импульсов, первый блок 7 элементов ИЛИ, второй блок 8 элемен" тов ИЛИ 8.2-8., второй и первый блоки 9 и 10 оперативной памяти, 20 выполненные на регистрах 9. 1-9. и и 10.1-10.t памяти, коммутатор 11, четвертый блок 12 оперативной памяти, выполненный на регистрах 12.112.t, памяти, и блок 13 задержки.

Устройство работает следующим образом.

Аналоговое напряжение кодоимпульсной последовательности сигналов с выхода приемника поступает на информа-З0 ционный вход преобразователя 4, к управляющему входу которого подключен выход генератора тактовых импульсов первой решающей схемы приемника двоичных сигналов. По переднему фронту тактового импульса, совпадающего

35 с К-м символом кодовой комбинации (l>K

4, последний преобразует аналоговое напряжение в цифровую форму. Кодовая комбинация соответствующего уровня аналогового сигнала через блок 7 элементов ИЛИ поступает на информацион- 45 ные входы регистров 9.1-9.t число которых зависит от корректирующих способностей кода и равно максимально возможному числу исправляемых ошибок в кодовой комбинации. Разрядность аналогоцифрового преобразователя 4 определяется требуемой точностью преобразования. На управляющие входы регистров 9,1-9.t поступают импульсы с выходов распределителя 2 импульсов..

На тактовый вход распределителя 2 по55 даются только те тактовые импульсы, которые формируют символы, попавшие в зону стираний. Тогда тактовый импульс первого BQ времени появления стирания с входа распределителя 2 попадает на его первый выход и задним фронтом осуществляет запись в регистр 9.1 кодовой комбинации значения уровня стирания. Второе стирание формирует импульс на втором выходе распределителя 2. Этот импульс через элемент ИЛИ 8.2 поступает на управляющий вход регистра 9.2 и своим задним фронтом записывает информацию об уровне стирания в указанный регистр, Аналогично осуществляется запись информации во все последующие регистры блока 9. Одновременно с записью в блок 9, значений уровней стирания осуществляется запись в регистры 10.1-10.t иомеров символов кодовой комбинации, попавших в зону стираний, Номер символа стирания формируется в виде показаний текущего значения счетчика 6, который подсчитывает тактовые импульсы в одной кодовой комбинации. Коэффициент пересчета счетчика 6 равен величине и управляющими импульсами записи информации в регистры блока 9 являются импульсы с выходов распределителя 2.

Кодовые комбинации, хранящиеся в регистрах блоков 9 и 10, подаются на входы коммутатора 11 осуществляющего перестроение очередности символов, причем комбинации, хранящиеся в регистрах блока 9, являются адресными в коммутаторе 11 производится сравнение уровней стираний в одной кодовой комбинации сообщения. Самое малое по модулю значение стирания соответствует наименее достоверному символу, Пусть, например, это значение стирания хранится в регистре 9.j, Тогда под действием сигнала, хранящегося в регистре 9.j информация из регист" ра 10,j переписывается в регистр 12„1.

Самое большое абсолютное значение стирания указывает на наиболее достоверный символ иэ всех сомнительных в кодовой комбинации. Предположим, что это значение хранится s регистре 9.2. В таком случае информация из регистра 10.2 переписывается в регистр 12,t, Таким образом,.порядковые номера символов стираний, хранящиеся в регистрах 10. 1-10.t, размещаются в регистрах 12.1-12.t.так, чтобы в регистре 12 1 размещался но» мер стирания наименее достоверного символа, В регистре 12.2 Располагается

9 6 разрешения считывания блока 3 постоянной памяти кодовой комбинации максимального уровня стираний, что приводит к записи этой кодовой комбинации в неиспользованные регистры блока 9 через блок 7 элементов ИЛИ. Дальнейшая работа устройства не отличается от описанной.

161940

Таким образом, устройство производит упорядочение символов входной кодовой комбинации произвольной длительности по их достоверности, что расширяет область применения устройства и повышает эффективность алгоримов декодирования.

Формула и з о б р е т е н и я

Устройство для оценки достоверности символов кодоимпульсных сигналов, содержащее аналого-цифровой преобразователь, управляющий вход которого является управляющим входом устройства, распределитель импульсов, выходы которого соединены с соответствующими управляющими входами первого блока памяти, второй блок памяти и блок задержки, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства за счет обработки кодовых комбинаций произвольной длины, в него введены третий, четвертый блоки памяти, блок триггеров, блок элемен" тов И, блоки элементов ИЛИ, коммутатор и счетчик, установочный вход счетчика объединен с установочным входом распределителя импульсов, входами ус-. тановки в "1" триггеров блока и яв" ляется установочным входом устройства, тактовые входы распределителя импульсов и счетчика являются соответственно первым и вторым тактовыми входами устройства, первые выходы счетчика соединены с соответствующими информационными входами первого блока памяти, выходы которого соединены с соответствующими информационными вхоцами коммутатора, второй выход счетчика соединен с первыми входами элементов И блока, входом третьего блока памяти и входом блока задержки, первый и второй выходы которого соединены соответственно с управляющим входом четвертого блока памяти и установочным входом первого блока памяти, информационный вход аналогоцифрового преобразователя является номер второго по достоверности символа стирания, а в регистре 12,t самого достоверного символа стирания.

Т.е. в регистрах блока 12 стирания

5 номера перестроены по достоверности принятых символов,, что позволяет осуществлять анализ исправления ошибок в принятой комбинации сообщений, начиная с наименее достовер ппх символов, Запись информации в регистры блока 12 осуществляется передным фронтом импульса на выходе блока 13 задержки.

Импульс на вход блока 13 задержки поступает с выхода счетчика 6 и указывает на то, что первая решающая схема приемника формирует последний (п-й) символ кодовой комбинации сообщения. Время задержки снизу ограничено временем переключения коммутато- 20 ра 11, а сверху — временем начала формирования следующей кодовой комбинации сообщения, Задний фронт импульса на выходе блока 13 задержки обнуляет регистры блока 10, 25

Рассмотренный алгоритм работы устройства возможен только в случае, когда стирания заполнят. полностью регистры блока 9. В случае, когда не на всех выходах распределителя 2 появляются 3р сигналы и не во все регистры блока 9 записывается информация с выхода преобразователя 4, в неиспользованных регистрах блока 9 будут записаны двоичные коды, сформированные при анали" зе предыдущей комбинации максимального уровня аналогового сигнала в неиспользованные регистры блока 9 введены триггеры блока 1, которые устанавливаются первоначально в состояние, соот- 4р ветствующее наличию на их выходах сигналов логических единиц. До тех пор, пока на выходах распределителя 2 от сутствуют сигналы, на выходах триггеров блока 1 имеют место сигналы ло- 4с гической единицы, которые поступают на вторые входы элементов И блока 5.

Появление сигналов на выходах 2,...t распределителя 2 приводит к опрокидыванию соответствующих триггеров gg

1.2 ° ...,1.t и формированию на их выходах сигнапов логического нуля.

Предположим, что имеет место ситуация, в которой к моменту формироваHHR последнего символа KopoBQH комбинации не все триггеры блока 1 опрокинулись. В этом случае импульс с выхода счетчика 6 поступает на первые входы элементов И блока 5 и на вход

l 6 I 9409

Составитель M. Никуленков

Редактор Н. Яцола Техред М.Дидык Корректор Т. Малец

Заказ 55 Тираж / Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãoðoä, ул. Гагарина,101 информационным входом устройства, выходы аналого-цифрового преобразователя и третьего блока памяти соединены соответственно с одноименными первыми и вторыми входами первого блока эле5 ментов ИЛИ, выходы которого соединены с соответствующими информационными входами второго блока памяти, первый упра " яющий вход которого под ючен 1О к первому выходу распределителя имII u пульсов, входы установки в 0 триггеров блока обьединены с первыми входа" ии одноименных элементов ИЛИ и подключены к соответствующим выходам распределителя импульсов, кроме первого

l выхода, выходы триггеров блока соеди.нены с вторыми входами одноименных элементов И блока, выходы которых сое динены с вторыми входами одноименных элементов ИЛИ второго блока, выходы которых соединены с одноименными вторыми управляющими входами второго блока памяти, выходы которого соединены с соответствующими адресными входами коммутатора, выходы коммутатора соединены с соответствующими информационными входами четвертого блока памяти, выходы которого являются выходами устройства.