Устройство для контроля однотипных блоков

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля цифровых блоков. Целью изобретения является упрощение устройства и повышение информативности Устройство содержит блок синхронизации 2. триггеры 9, 10 группу контролируемых блоков, блоки сравнения, детектор ошибки блок анализа, генератор тестов генератор случайных сигналов, группу элементов И Контролю подлежат цифровые блоки, входы которых разбиваются на две группы, управление которыми для уменьшения броска тока разнесено по времени Блок синхронизации, имеющий разные времена задержки, исключает динамический бросок тока во время срабатывания элементов устройства . С помощью элемента запуска триггеры предварительно устанавливаются в исходное состояние Блок синхронизации выдает прямоугольные импульсы на вход, который задает двоичный код на входы контролируемых блоков Один из триггеров меняет состояние информации на входах контролируемых блоков, другой обеспечивает блокировку при наличии отказа. Устройство обеспечивает индикацию неисправности контролируемых цифровых блоков на одном и том же индикаторе, причем частота сигнала на индикаторе характеризует какой из цифровых блоков неисправен. 1 з.п ф-лы, 1 ил. сл С

СОЮЗ СО(3Е1СКИХ

СОЦИ АЛИС ТИ 1Е С К ИХ

РЕСПУБЛИК (sI3s G 06 F 11/26 (ОСУДАРСТВЕ Н(3ЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4410471/24 (22) 15.04.88 (4 6) 23. 01. 9 1. Б юл. N. 3 (72) Ю.В. Тимофеев, Н.Е. Михайлова и

И.Н. Логвинов (53) 681.3(088.8) (56) Авторское свидетельство СССР

Мг 1188740, кл. G 06 F 11/16, 1984.

Авторское свидетельство СССР (чт 1305687, кл. G 06 F 11/26, 1985. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ОДНОТИПНЫХ БЛОКОВ (57) Изобретение относится к автоматике и вычислительной технике и может быпгь использовано для контроля цифровых блоков.

Целью изобретения является упрощение устройства и повышение информативности.

Устройство содержит блок синхронизации

2, триггеры 9, 10, группу контролируемых блоков, блоки сравнения, детектор ошибки, блок анализа, генератор тестов, генератор случайных сигналов, группу элементов И.. Ы 1622885 А1

Контролю подлежат цифровые блоки, входы которых разбиваются на две группы, управление которыми для уменьшения броска тока разнесено по времени. Блок синхронизации, имеющий разные времена задержки, исключает динамический бросок тока во время срабатывания элементов устройства. С помощью элемента запуска триггеры предварительно устанавливаются в исходное состояние. Блок синхронизации выдает прямоугольные импульсы на вход, который задает двоичный код на входы контролируемых блоков. Один иэ три геров меняет состояние информации на входах контролируемых блоков, другой обеспечивает блокировку при наличии отказа. Устройство обеспечивает индикацию неисправности контролируемых цифровых блоков на одном и том же индикаторе. причем частота сигнала на индикаторе характеризует какой иэ цифровых блоков неисправен. 1 з.п. ф-лы, 1 ил.

1622885 зом

Изобретение относится к автоматике и вычислительной технике и может быть использовано при контроле, Цель изобретения — упрощение устройства, а также повышение информативности.

На чертеже представлено устройство на примере контроля трех однотипных блоков (и -3).

Устройство содержит форму контролируемых цифровых блоков 1.1-1.3, блок 2 синхронизации, образованных генератором 3 импульсов, элементами 4 — 6 задержки и делителями 7.1 и 7.2 частоты группы, детектор ошибки, образованный элементом 8 совпадения v триггером 9, 0-триггер 10, блоки сравнения группы 11,1 и 11.2, блок 12 анализа регулятора, образованный элементами ИЛИ 13-15, группами элементов НЕ 16 и 17, группами элементов И 18 — 20. а также устройство содержит генератор 21 псевдослучайного сигнала, группу 22 элементов И, элемент 23 индикации, элемент 24 пуска. генератор 25 тестов.

Устройство работает следующим обраКонтролю подлежат контролируемые цифровые блоки 1, входы которых разбиты на две группы адресных (от элементов 22) и информационных (от генератора 25) входов так, что при задании воздействия (смене двоичного кода на I входах (t входах)) и при постоянном двоичном коде на t входах (I входах) доля переключающихся элементов в этих блоках составляет 0,5-0,9 и заведомо меньше единицы. При выполнении этих условий обеспечивается возможность за счет поочередной подачи воздействия на I и т входы сократить динамический бросок тока питания, который происходит при смене входных. воздействий на входах контролируемого цифрового блока 1. С помощью элемента 24 пуска производится предварительная установка D-триггеров 9 и

10 в исходное состояние. причем на выходах D-триггеров устанавливается логическая единица, разрешающая работу элемента 8 совпадения и блока 22 элементов И. Генератор 3 импульсов выдает прямоугольные импульсы периодической последовательности на синхровход генератора 25. который срабатывает по переднему фронту каждого иэ этих импульсов и задает фиксированный двоичный код íà l входы контролируемых блоков. При этом на их входах код не меняется. Контролируемые блоки срабатывают и в них переключаются не все, а только часть логических элементов (вентилЕй, триггеров и т.д.), т.е. значительно меньше, чем если задать воздействия

55 одновременно на все входы ((+!) цифровых блоков.

Передний фронт каждого иэ импульсов с выхода генератора 3 импульсов эадерживается элементом 4 задержки на время ri u поступает на синхровход О-триггера 10, который меняет или не меняет состояние на своих выходах при поступлении сигнала в зависимости от того, сохранилось или изменилось состояние в данном (i+1)-м такте работы устройства (I+1)-й импульс на выходе генератора 3 импульсов) относительно 1-го такта на выходе генератора 21, Если в (i+1)-м такте генератора 3 импульсов на выходе генератора 21 состояние изменяется относительно i-го такта генератора 3, то состояние на выходах 0-триггера

10 тоже изменяется, если нет, то состояние не изменяется. После формирования очередного кода на выходах D-триггера 10, он поступает на входы блока 22 элементов И, который стробируется по входам сигналом с выхода элемента 5 задержки. Сигнал строба на выходе элемента 5 задержки формируется с задержкой т2 относительно переднего фронта каждого положительного импульса на выходе генератора 3 импульсов (ty ) ti ) на время срабатывания D-триггера

10 и время включения всех элементов контролируеMblx цифровых блоков 1.

По сигналу строба с выхода элемента 5 задержки код с выходов D-триггера 10 поступает на адресные входы контролируемых блоков. При этом происходит переключение второй части элементов цифровых блоков, причем включаются не все элементы, так как входы I u t выбраны специальным образом. Выходные реакции контролируемых блоков, сформированные в результаты действия кодов с выходов генератора 25 и Dтриггера 10, поступают на входы блоков 11.1 и 11.2 сравнения. каждый из которых в случае несовпадения кодов выдает через элемент ИЛИ 15 сигнал "Лог. 1" на элемент 8 совпадения. Этот сигнал проходит через элемент 8 совпадения (так как D-триггер 9 находится по выходу в единичном состоянии) и поступает в виде "Лог. 0" íà D-вход

D-триггера 9, Через время тз относительно переднего фронта каждого положительного импульса генератора 3 импульсов (гз > tz > тi ) на С-вход D-триггера 9 с выхода элемента 6 задержки поступает синхросигнал, что приводит в случае отказа одного из цифровых блоков к переключению Dтриггера 9 в состояние "Лог."0" и к остановке генератора 25 тестов.

В случае отказа контролируемого цифрового блока 1.2 блоки сравнения выдают со

1622885 своих выходов сигнал "Лог. 1";>а оба входа элемента И 20, Сигнал "Лог."1" с его выхода проходит через элемент ИЛИ 14 и элемент

23 индикации, который индицирует отказ

Одновременно сигнал "Лог."1 с выхода 5 элемента И 20 через элемент ИЛИ 3 пооходит на входы разрешения деления частоты делителей 7.1 и 7.2 частоты и не разрешает этим делителям делить частоту, не создавая излишних помех. При этом сигналы с вь>хо- 10 да блоков сравнения проходят через элементы НЕ и запрещают прохождение соответственно делителей чео«3 элементь

И 18 и 19 на входы элемента ИЛИ 14 В этом случае на элементе 23 индикации сигнал !5 отказа постоянного уровня, свидетельствующий об отказе контролируем>о цифpîвого блока 1.2.

В случае неисправности >,". фровог . блока 1.1 D-триггер 9 выдает сигнал >о;."0 на 20 вход третьего элемента ИJ1И 13, > а дрy»>1 вход которого сигнал "Л 0i . 0 выхода элемента И 20. На Bhlходах блоков сравнения соотв«тств«»»г> c;>;>алы" >«>. 1" и "Лог."0". Наличие двух нул«>!hlx си>пало> 25 на входах элемента ИЛ "1 1" »риводит > тому, что он выдает сигнал раз1>..»>«ния де»ения частоть> делителей часто>ь На в",од> элемента И 19 - единичный сигнал в ход,", элемента НЕ 17, на втором вхо;>>е сигнал с 30 выхода первого делителя ча. то.«, на другом входе — единичныи сигнал с, .».хоу>л блока сравнения что приводи- к >:.>яв.>ен>»г> на выходах элементов И 19 и >Л >1И >4 и на входах элеменга 23 и»дика> ли сигнала с 35 частотой перво>о дели;еля 7,1 частоты, так как на втором и третьем входах элемента

ИЛИ 14 имеются сигналы "Лог,"0 . Наличие на элементе 23 индикации сигнала с частотой первого делителя частоты с,идегельст- 40 вует об отказе первого цифрового блока в группе.

В случае неисправности цифрового бло ка 1.3 триггер 9 выдает сигнал Лог. 0 на вход третьего элемента ИЛИ 18, на второи 45 вход которого "Лог."0 подаетгя с вь>хода элемента И 20. На выходах блоков сравнения соответственно сигналы "Лог."0" и

"Лог."1". Наличие двух нулевых сигналов на входах элемента ИЛИ 13 приводит к тому, 50 что он выдает сигнал разрешения деления частоты делителей частоты. На входе элемента И 18 — сигнал с выхода делителя 7,2 частоты, на втором входе — единичный сигнал с выхода элемента НЕ 16, на другом 55 входе — единичный сигнал с выхода блока

11.2 сравнения, что приводит к появлению на выходе элемента И 18, первого элемента

ИЛИ 14 и на входах элемента 23 индикации сигнала с частотой делителя 7.2 часто ь«так как на первом и третьем входах первого элемента ИЛИ 14 име>отся сигналы "Лог."0", Наличие на элементе 23 индикации сигнала с частотой делителя 7,2 частоты свидетельствует об отказе цифрового блока 1.3.

В случае исправности всех трех блоков с выхода триггера 9 поступает сигнал

">.ог."1" на вход элемента 1ËËÈ 13. Сигнал

"Лог."0" с выхода блока 11.1 сравнени поступает на первые входы второго элемента

ИЛИ 15. элемента И 20 и входы элементов

НЕ 16 и >Л 19. Сигнал "Лог."0" с выхода блока

11.2 сравнения поступает на входы элементов ИЛИ 13, И 20, HE 17 и И 18. При этом на всех входах элемента ИЛИ 14 — сигнал

"Лог."0", на элементе 23 индикации отсутствует сигнал об отказе, что свидетельствует об исправности всех блоков.

Таким образом, в случае исправности всех цифровых блоков сигнализации с индикатора отсутствует. В случае неисправности контролируемого цифрового блока, соединенного с детектором ошибки, а это может бь» ь любой блок при данной структуре контроля, элемент 23 индикации выдает постоянный сигнал. В случае отказа одного из цифровь>х блоков индикатор выдает прерывистыи с»гнал, частота которого характеризуе;, какой из цифровых блоков н«и-..правен.

Таким обра".îì, повышается информационная способность устройства, позволяк>щая определять неисправность контролируемых блоков и в группе, снижаются регламентные работы. так как периодичность проверки устройства для контроля увеличивается. Кроме того, упрощается обслуживание устройства и снижается стоимость контроля за счет увеличения периодичности регламентных работ, снижается психологическая нагрузка на обслуживающий персонал, так как не требуется анализировать, какой из цифровых блоков отказал.

Формула vçoáðåòåíèë

1, Устройство для контроля однотипных блоков, содержащее блок синхронизации, генератортестов, группу R — 1 блоковсравнения (и — число контролируемых блоков в группе), блок анализа результата, причем первый выход блока синхронизации соединен с тактовым входом генератора тестов, группа выходов поля тестов которого являетсч группой выходов устройства для подключения к I входам контролируемых однотипных последовательных блоков (!в число информационных входов одного контролируемого блока с высокой частотой смены информации группы, о т л и ч а ю щ е е1622885

Составитель А. Сиротскэя

Техред М.Моргентал Корректор О. Кравцова

Редактор И. Шулла Заказ 112 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открыгиям при ГКНТ СССР

113035, Москва. Ж-35, Раушскэя нэб, 4/5

Производственно-издательский комбинат "Пэтент". г, Ужгород, ул,Гагарина, 101 с я тем, что, с целью упрощения устройства, а также повышения информативности, оно содержи1 генератор псевдослучайного сигнала, D-триггер, группу элементов И, детектор ошибки, причем выход генератора псевдослучайных сигналов соединен с Dвходом D-триггера, синхровход которого соединен с вторым выходом блока синхронизации, третий выход которого соединен с входами синхронизации элементов

И группы, первые и вторые входы которых соединены с прямым и инверсным выходами D-триггера соответственно, группа выходов блока синхронизации соединена с первой группой информационных входов блока анализа результата, первый выход котoporo соединен с входом детектора ошибки, выход которого соединен с первым информационным входом блока анализа результата и с входом блокировки генератора тестов, выходы "Равно" и-1 блоков сравнения группы соединены с второй группой информационных входов блока анализа результата, второй выход которого соединен с выходом ошибки устройства, третии выход блока анализа результата соединен с входом задания режима блока синхронизации, выходы элементов И группы являются группой выходов устройства для подклю <ения к t входам контролируемых однотипных последовательных блоков группы (t — число адресных входов одного блока с низкой частотой смены информации), первые входы

l-x блоков сравнения группы (j=-1,...,n) являются j-ми входами устройства для подключения к выходам m-x (m=-1, и 2) (oHTpoëèðóåìûõ последовательностных блоков групп и соединены с вторыми входами (-<1)-х блоков сравнения группы, вторые входы первого и (и-1)-го блоков сравнения группы соединены с первым и п-м входами

5 устройства для подключения к выходам перcoro и и-го контролируемых последовательностных блоков, третий и четвертый выходы блока синхронизации соединены с синхровходом генератора псевдослучайного сигна10 ла, с нходом 0триггерэ и входом синхронизации детектора ошибки соответственно.

2. Устройство по п, 1, о т л и ч а ю щ е ес я тем, что блок анализа результата содер15 жит три элемента ИЛИ, две группы элементов НЕ, три группы элементов И, причем первая группа информационных входов блока соединена с первыми входами элементов Vl первой и второй групп, выходы

20 которых соединены с первой группой входов перно о элемента ИЛИ, выход которого соединен с вторым выходом блока, первый и третии выходы которого соединены с выходами второго и третьего элементов ИЛИ

25 соотве стненно, первый информационный вход блока соединен с входом третьего элемента ИЛИ, другие входы которого соединены с выходами элементов И третьей группы и с второй группой входов первого элемента

30 ИЛИ, вторая группа информационных входон блока соединена с входами второго элемента ИЛИ, с первыми входами элементов

И второй и третьей групп, с входами элементов И первой группы и через первую и вто35 рую группы элементов НŠ— с вторыми входами элементов И второй и третьей групп соответственно,