Преобразователь код-напряжение
Изобретение относится к автоматике и вычислительной технике и может быть использовано для создания систем контроля метрологических характеристик. Целью изобретения является повышение точности преобразователя код-напряжение. Преобразователь код-напряжение содержит регистр, два блока сравнения кодов, задатчик кода, элемент НЕ, элемент ИЛИ, цифровой сумматор, блок вычитания кодов, два коммутатора, два преобразователя кода в широтно-импульсный сигнал, три ключа, два источника образцового напряжения, аналоговый сумматор, фильтр, блок управления , генератор импульсов, шины входного кода и выходную шину. Повышение точности преобразователя достигается за счет уменьшения амплитуды пульсаций для возможных значений входного кода в заданном диапазоне преобразования. 1 ил. сл с
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (5!)5 Н 03 М 1/66
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4435881/24 (22) 06.06,88 (46) 30,01.91. Бюл. ¹ 4 (71) Харьковский политехнический институт им. В,И.Ленина (72) Ю.А.Бородинов, |;.È.Êoíäðàøoâ, Л.А,Никитина и 3.С,Свищева (53) 681,325(088.8) (56) Авторское свидетельство СССР
¹ 690624, кл. Н 03 М 1/82, 1980.
Авторское свидетельство СССР
¹ 940294, кл. Н 03 M 1/бб, 1982. (54) ПРЕОБРАЗОВАТЕЛЪ КОД-НАПРЯЖЕНИЕ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для создания систем контроля
Изобретение относится к автоматике и вычислительной технике и может быть использовано при разработке высокоточных цифроаналоговых и аналого-цифровых преобразователей.
Цель изобретения — повышение точности преобразователя.
На чертеже представлена структурная электрическая схема преобразователя коднапряжение.
Преобразователь код-напряжение содержит регистр 1, блоки 2,3 сравнения i „„ „„1624693 А1 метрологических характеристик. Целью изобретения является повышение точности преобразователя код-напряжение, Преобразователь код-напряжение содержит регистр, два блока сравнения. кодов, задат чик кода, элемент НЕ, элемент ИЛИ, цифровой сумматор, блок вычитания кодов, два коммутатора, два преобразователя кода в широтно-импульсный сигнал, три ключа, два источника образцового напряжения, аналоговый сумматор, фильтр, блок управления, генератор импульсов, шины входного кода и выходную шину. Повышение точности преобразователя достигается за счет уменьшения амплитуды пульсаций для возможных значений входного кода в заданном диапазоне преобразования, 1 ил. генератор 21 импульсов, шины 22 входного кода, выходную шину 23, Преобразователь код-напряжение работает следующим образом. По сигналу блока 20, представляющего собой генератор коротких импульсов с периодом много большим периода преобразователей 11,12, преобразуемый код Nx па шинам 22 записывается в регистр 1. Код регистра 1 разбит на две группы. Группа старших разрядов содержит п1 разрядов, группа младших разрядов nz разрядов. На первом выходе двухраэрядного задатчика кода 4 установлен сигнал "1.", а на втором выходе — сигнал "0". Таким образом, благодаря соответствующим связям задатчика кода 4 на первых входах блока 2 задан п1разрядный код 11...1, на вторых входах блока 3 задан пг-разрядный код 00,...,0, на вторых входах цифрового сумматора 7 за1624693 Ъ дан п1-разрядный код 00,...,01, на вторых входах блока 8 задан (пг+1)-разрядный код 100„,,0. На вторые входы блока 2 поступает п1-разрядный код N1 старшей группы разрядов преобразуемого кода, на первые входы блока 3 поступает п2-разрядный код N2 младшей группы разрядов преобразуемого кода. На вход элемента НЕ 5 поступает одноразрядный код N3, состоящий из старшего п-го разряда преобразуемого кода. Таким образом, если выполняется хотя бы одно из условий й3 = О, N1 = 11,...,1, N2= = 00,...,0, то на выходе элемента ИЛИ 6 появится сигнал 1", под воздействием которого коммутатор 9 подключает код N1 ко входам преобразователя 11, коммутатор 10 подключает код N2 ко входам преобразователя 12, ключ 17 подключает широтно-импульсный сигнал с амплитудой Ег и скважностью N2/й2н, ко второму суммирующему входу аналогового сумматора 18, на первый суммирующий вход которого поступает широтно-импульсный сигнал с амплитудой Е1 и скважностью й1/N1H./N2H и N1H— номинальные значения кодов второй и первой групп. Напряжения Ег и Е1 выбирают равными Ег.— и Е1— 2" — 1 где UH — номинальное значение выходного напряжения преобразователя код-напряжение. На выходе преобразователя код-напряжение устанавливается напряжение, равное Е2 +Е1 —, N2 N1 й2н й1н Если ни одно из условий й3 = О, N1 = =11,...,1, N2 = 00,...,0, не выполняется, то будет происходить следующее, На выходе цифрового сумматора 7 будет код N4 = = N1+ 00,...,1, на выходе блока 8 вычитания кодов будет код N5, равный разности между кодом на вторых его входах и первых входах, т.е. N5 = 100ÄÄ,О-N2, на выходе элемента ИЛИ 6 будет сигнал "О.", который подключит код N4 к входам преобразователя 11 кода в широтно-импульсный сигнал, код N5 — к входам преобразователя 12, а выход ключа 14 через ключ 17 к вычи.тающему входу аналогового сумматора 18, Таким образом, на выходной шине 23 преобразователя код-напряжение будет присутствовать постоянный сигнал 40 которого являются шиной входного кода, а вход синхронизации объединен с первыми входами управления первого и второго преобразователей кода в широтно-импульсный сигнал и подключен к выходу блока управления, фильтр, выход которого является выходной шиной, а вход соединен с выходом 50 аналогового сумматора, первый суммирующий вход которого соединен с выходом первого ключа, первый и второй источники образцового напряжения, выходы которых соответственно подключены к информаци55 онным входам первого и второго ключей, . управляющие входы которых соответственно соединены с выходами первого и второго преобразователей кода в широтно-импульсный сигнал, вторые входы управления кото5 0 = — Ег +Е1 й2н N 1н N2 N1 И2. 1 й1. Представление сигнала 0 выражениемN5 N4 Е2 и +Е1 й1 уменьшает пульсай 2н й1н ции по сравнению с представлением его выражением N2 N1 Ег й2 +Е1 й1 так как код N4 на единицу больше, чем й1, Амплитуда пульсаций выходного сигнала достигает своего максимума при скважности широтно-импульсных сигналов 0,5, что соответствует равенству N1 = й1н, и уменьшается с увеличением кода на входе преобразователя кода в широтно-импульсный сигнал от N1H/2 до N1H. Это происходит вследствие того, что код N4 = N1 + 00,...,1. Рассмотрим случай, когда Он = 63в, n = 6, n1 = 3, n2 = 3, N1H = 111, N2H = 111, Nx = 101100, при этом N1 = 101 — код старших разрядов, N2 = 100 — код младших разрядов, N3=1, Тогда Е1=56в, Ег =7в. Условия й3 = О, N1 - 111, N2 = 000 не выполняются. Код N4 будет равен 110 (десятичный эквивалент 6), а код N5 будет равен 100 (десятичный эквивалент 4). Из рассмотренного примера видно, что сигнал 0 = -Е 2, + Е 1 равен N5 N4 й2н и 1н 44в,такжекакисигнал E 2 + Е 1 N2 N1 и 2н и 1н но пульсации от широтно-импульсного сигнала кода N4 меньше, чем от сигнала, соответствующего коду N1. Формула изобретения Преобразователь код-напряжение, содержащий регистр, информационные входы 1624693 Составитель В, Войтов Техред М.Моргентал Корректор Т, Палий Редактор В. Ковтун Заказ 203 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб„4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина. 101 рых объединены и подключены к выходу генератора импульсов, отличающийся тем, что, с целью повышения точности преобразователя, в него введены первый и второй коммутаторы, третий ключ, цифровой сумматор, блок вычитания кодов, элемент НЕ, элемент ИЛИ, задатчик кода и первый и второй блоки сравнения кодов, первые группы входов которых соответственно объединены с первыми группами информационных входов первого и второго коммутаторов и соответствующими группами входов цифрового сумматора и .блока вычитания кодов и подключены к соответствующим выходам старших и младших разрядов регистра, а выходы первого и второго блоков сравнения кодов соответственно подключены к первому и второму входам элемента ИЛИ, к третьему входу которого через элемент НЕ подключен выход старшего разряда регистра, при этом второй суммирующий и вычитающий входы аналогового сумматора подключены к соответствующим выходам третьего ключа, информационный вход которого соединен с выходом второго ключа, а управляющий вход объединен с управляющими входами первого и второго коммутаторов и подключен к выходу элемента ИЛИ, информацион5 ные входы первого и второго преобразователей кода в широтно-импульсный сигнал соответственно подключены к выходам первого и второго коммутаторов, вторые группы информационных входов 10 которых соответственно соединены с выходами цифрового сумматора и блока вычитания кодов, вход младшего разряда второй группы входов цифрового коммутатора объединен с входом старшего разряда 15 второй группы входов блока вычитания кодов и второй группой информационных входов первого блока сравнения кодов и подключен к первому выходу задатчика кодов, второй выход которого соединен с ос20 тальными входами второй группы входов блока вычитания кодов, с второй группой входов второго блока сравнения. кодов, с, остальными входами второй группы входов цифрового сумматора и с входом блока вы25 читания кодов.
