Временной детектор
Изобретение относится к цифровым системам передачи информации. Цель изобретения - повышение помехеустойчивости при флуктуации скорости входного сигнала. Временной детектор содержит детектор 1 запроса, промежуточный детектор 2 и блок 3 защиты. Цель достигается введением блока 3 защиты, с помощью которого исключается ложное согласование скоростей записи и считывания последовательностей импульсов, поступающих на тактовые входы детектора I. В результате осуществления согласования скоростей разность фаз между последовательностями импульсор записи и считывания уменьшается до нуля. 6 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (51)з ц 04 L 7/04
ОПИСАНИЕ ИЗОБРЕТЕНИЯ о
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ Гкнт ССа
К А BTOPCHOMY СВИДЕТЕПЬСТВУ (21) 4382364/09 (22) 04.01.88 (46) 07.02.91. Вюл. 1"- 5 (72) И.Г.Вольфсон, Г,А.Горячев, 11, А.11ельников и A.11 ° Цейтлин (53) 621. 394. 662 (088. 8) (56) Левин Л.С., Плоткин H,А.
Цифровые системы передачи информации. — 11.: Связь, 1982, с, 79, рис ° 3.21. (54) ВРГ11Е11110Й ДГТЕКТОР (57) Изобретение относится к цифровым системам передачи информации.
Цель изобретения — повышение помехо„„80„„1 264 0 А1
2 устойчивости при флуктуации скорости входного сигнала. Временной детектор содержит детектор 1 запроса, промежуточный детектор 2 и блок 3 з ащиты. Цель достигается введением блока 3 защиты, с помощью которого исключается ложное согласование скоростей записи и считывания последовательностей импульсов, поступающих на тактовые входы детектора 1, В результате осуществления согласован 1я скоростей разность фаз между посю:едовательностями импульсоя записи и считывания уменьшается до нуля . 6 ил .
I 6264 30
Изобретение относится к цифровым системам передачи информации, а именно к средствам двустороннего асинхронного сопряжения цифровых потоков, и может использоваться при эксплуатации цифровой связи.
Цель изобретения — повышение помехоустойчивости при флуктуации скорости входного сигнала.
На фиг. 1 представлена структурная электрическая схема временного детектора; на фиг. 2 — схема детектора запроса; на фиг. 3 — схема промежуточного детектора; на фиг. 4— схема блока защиты; на фиг. 5 и 6 временные диаграммы, поясняющие работу временного детектора, Временной детектор содержит детектор 1 запроса, промежуточный детектор 2 и блок 3 защиты. Детектор 1 з эпроса содержит триггер 4, счетчик 5 и первый и второй дешифраторы 6 и 7.
Промежуточный детектор содержит первый и второй дешифраторы 8 и 9, блок 25
3 з ащиты содержит первый и второй элементы НЕ 10 и 11, первый и второй элементы И-НЕ 12 и 13, первый и второй элементы И 14 и 15, первый и второй дополнительные элементы И 16 и 17, первый и второй триггеры 18 и 19 и первый и второй дополнительные
-триггеры 20 и 21.
Временной детектор работает следующим образом. !
При увеличении разности фаэ между последовательностями импульсов записи и считывания, поступаюшими на тактовые входы детектора запроса, ука- 40 эанная разность фаэ (Т на фиг. 5 и 6) попадает в узкую зону согласования (момент t< на фиг. 5 и 6) . При этом на одном из выходов запроса детектора 1 запроса появляется актив- 45 ный сигнал, поступающий на вход блока 3 защиты. На третьем или четBE:ðòoì выходе блока 3 защиты вырабатывается сигнал, которым осуществляется принудительный сдвиг фазы импульсов записи таким образом, что разность фаз между импульсами записи и считывания уменьшается (момент на фиг. 5 и 6). Если направление естественного расхождения фаз импуль55 сов записи и считывания изменяется, то чер еэ нек оторое время ук аз анная разность фаз вновь попадает в зону согласования (момент t на фиг ° 5), На выходе детектора 1 запроса вторично появляется активный сигнал, На соответствующем выходе блока 3 защиты генерируется активный сигнал и снимается активный сигнал с дополнительного выхода. В результате осуществления согласования скорости разность фаз цТ уменьшается до О.
Временной детектор возвращается в исходное состояние, Первое попадание разности фаз Т в зону согласования может быть вызвано случайной флуктуацией скорости входного сигнала (фиг. 6). Если после момента t< (фиг. 6) направление расхождения фаз импульсов записи и считывания изменяется, величина 11Т начинает уменьшаться и в момент t (фиг. 6) достигает значения Т „ „„.
3 этот момент на соответствующем выходе промежуточного значения промежуточного детектора 2 генерируется активный сигнал, поступающий на вход блока 3 защиты. На третьем или четвертом выходе блока 3 защиты выключается активный сигнал, выключается принудительный сдвиг фазы импульсов записи момент t (фиг. 6), Временной детектор возвращается в исходное состояние. Ложно. согласование скоростей не происходит.
Блок 3 защиты работает следующим образом. 3 исходном состоянии на элементах блока 3 защиты установлены следующие сигналы: на входах эл =ментов НЕ 10 и 11 (и на первых входах элементэв И-НЕ 12 и 13) — сигнал логической "1, на выходах элементов НЕ 10 и 11 — сигнал логического "0", на выходах элементов И-НЕ и на первых входах элементов И 14 и 15) — логический "0", на вторых входах элементов И 14 я 15 — логическая "1", на выходах элементов
И 14 и 15, дoiioëíèòåëüíûõ элементов
И 16 и 17 — логический "0", триггеры 18 — 21 находятся в состоянии "0".
Одна половина схемы, состоящей иэ элементов 10,12,1;,16,!8 и 20, . работает следующим образом. При попадании временного интервала между моментами записи и считывания в зону согласования (момент на фиг, 5 и 6) на выходе детектора 1 запроса появляется активный сигнал ° На входе первого элемента НЕ 10 (на первом входе первого элемента И-HE 12) блок» 3 зашиты появляется c,
Ч(. С К()И . Сif !1)33!Ы IA ГИ ЧЕГ КОИ у(т
)демеHT<)lý И 4 и lополнитезгьногo элемента II 6. При поступлении п«Рредного и(лгулг с,э нл первыи тактовый вход блок л 3 3.71 I(If Tы первый триггер
18 переходит н < остояние "! ". И»Н;l 13ТОРОй Tt7VТОВЫЙ ВХОД пает по эх е, (ем llл первый f акт овыи (ход, поэтому триггер 18: тлеTc>I в состоянии 0 . Сигнал логическои "!" с прям<>го в ixo;t,! триггерл 18 явллет— ся сиг?f;Ta<)M третьегг) ныходл б >к л
3 защиты. При появлении это(() c»гнл— ла нл первом выходе (> IOK(1 3 з л(!Г!этг! осущест Вля етc)T при нудит ел ьгпгй сдвиг фазы импу!!ьГОВ ..3;;i!I(et! и рлзн сть <ПлДТ <момен t нл фиг > и 6) вь (< дпт зл 1(ре?гг.(1(! (3(ны Г зг.-f 7cîf<,7?!if>T. Iip:1 этом Нс7 гэхое» iiep«ого зле!ei17 1 HF: 10
Ги первом f!ход(пгp !
П-IIL 12) ус глн;<«ли(>лет(я et! ?ï(3 1 ло—
« II гическ<>й . Пл «ы:
« « (еск(?го О, к< г<>J ый, поступая !!i! (-Вход Tlepi«>t и триггера 8.уд(ржиВлет е! О в состоя!НИ(0".
Если ft;..IJ?(<15.«е!и! ;.»Г « ..:..Ii.. Нл
3 Лl ltfCii и CЧИТI !l l нl1)1 ИЕ !13 л« Ц i (1 я, т<> че;> "э ПЕ!?Г<О(о Э (ЕМ(НТ t ПЕ 10 (И ll; !? )(> входе 1!ер(5<>го э ((мг нта П Iii? ! 1: ЯВ1!ЛЕ > C>f СИГtt)3" !O(71 1<- .",О Г <7 Г! ! В MOMC;fT l(фИI . Э), П < .! 3 )г( г(ервого э:(Г..: !эт:< П?:. !О I ..)яl( ВЫЙ ?эх < >;1 б 1 Ок ) 3:) ll ill ! 11е! 1« ll < Т(я) r ep О 1! J?< ?3<> f !IT(Я в ГОСТ<)я !!;< i tt < >< Сиги и .«Ги !ecк<» . (If;)EI»<);,:: ых гри: Cpл d,ipp -!<(>,и i ..л II Iт в «>cт >л .(1(е . Си Г!I !л ....,1-(евк >< > II I!t)>(tI > <1 }it:<) T «;,,;,<,-> IPilгl (— ра 18 явллетсл г рl Сиг..лл л(г е cl:Ого "0" с ..; !в "рГНОго ныхо" .icy i; гр;<г герл 18 .(Ост;пает и; I 0 ) ftoCT. f77þï!!:! 1! . " .<>;T, tieð?5(t, (> ТрИГ Гep 1 > . ПГ i il " . 1 Tl <1(.1!5 ! Ор(лг НОГО ИМПУ(1Ь(Л . !le()г<111 -tt.«1<>!.It (Гг.-< il блокл З,л(<п<т(, !(г J> 1 > . -1 туплении . И< J)<, 5 вращается в исходное состояние. Если после формирования сигнала на третьем или четвертом выходе блока 3 защиты направление расхождения фаз записи и считывания изменяется <фиг, 6), то через некоторое время на вход промежуточного значения бло— ка 3 защиты поступает активньп(сигнал <,момент t Z на фиг. 6) . Fia втором входе первого элемента И 10 появляется сигнал логическoi n 0". Сигнал логического 0 появляется на выходах первого элемента И 10 и первого до— пг.гн>гтсльног Г, элемента И 12, При пос7 уплении Очередно(о импульса нл 10 пер выл(такт<>вь(й вход блока 3 защиты, первый триггер 18 переводится в состоян(.е "0", Б-oli 3 защиты возвращаeTcst в ifcxoiivoe состояние. Вторая пгл(г!!?(л схемы, состоящая 25 из элементов 13. 1э, 17, 19 и 21 включлетсл Ilpll прс>тиьополо;-,ном знлке расхождения скоростей записи и считывания и работ7; т аналогично. (! i ); м ; г(,", i< 3 () It i> p. e H я !!Р ем(!liii. if:" T(li I c и (Г:(1?ж э 7>!й ;,<: екп «р .злг<р.>cà > l!, ?д к<, fop(t () лезля— ;- с ET х,(лг.: 13p(к.ннсгo д», ..кторл, гер -I L, II .!7 (!>(г! г= . T ными входами Л(! О! Оl O ЛВ.(Л! r "!I Г! Г!? РЬ(< И ЕЭТОРО)( "(Th7 tt(Ь!Е . Х.,(ll . .i t <.. К i OPc7 <апг О (1 :-:I, 40 т< . 1> -! Ге> > с IT(1ь?ь li(эвыщения IONA xc ус I О; -, (во тг I л>; флу. туации ск?рости В .(); .!... .1 О сii(Ei. T(1, зьс,,<е(1 блО); 3:» )В(ты, к 1<, зо(ч: - (?; »у В:. >дл i злпрол КС ГО(.,)Г...., (Е !? .< !.Ь ВЫ. = Ы -7ПРОСЛ л г Окто?:.:ll., < Г(I «торой т.(ктовый :. (,: к1;:;t.-(n сс <э :;- <. it с гер ым так:! 1 ?3::Oil(((бЛОI .! 3 =,I!(it l. в гop >11 .- > . ill(! (1 i! Tfl I,i(<) i "< ?> Ог . :1133 ?1 Е ГС 1 ТJ) Е 7.;и((л. тоны(! Вx 5-, 1,<> . i "t» в! ы 1..). Me)V) ГО(1- < 1 « ,, . l Г! !., () ". (IO ?,. IЬ « "l! . < :i t (> .<О(<У (В i ? (;. 13X(».„t7I! If, ; < ж, > fOt;! ..Г. 51!ЛЧГ Нi..;< 1< 1(:<Г I Ы.,;! РВГ(й() i f,!1сli > Г!?(Т)(!(ТВ(, ТЫ.(.1 >.,:..Г; К<>ТО; (И ><В<-.ЫЮТ Л ) тв: I Г; .с (ь it(рi .t!; тс (м тр»вЂ” ll iI< Т ; t?7 it!» В;,l:.<..! .: t>I В>>L»t 1ft)I О ! СК ) О>,1, Ij.",1 .: t Ol б.)1 )К .:Ij:(IfTit: f)! I )TO. f те, .113<)I и «(l)I)(? tl".! ТОН <, Г Е<) ВО ГО . > 1 О<) <>1 О . 1
1626430 тов 1!-11Е, первого и второго элементо13 1i, перпогс. «Втсрого триггеров и пер13ОВО 11 I! I < рого дополнительнь1х ТРИ Г! ЕР (313 ПР 11МЫЕ ВЫХОДЫ KOTOPbIX Я В л11ютс11 соответственно первым и вторым выходами блока з,311131т ы, первым и oJ3oll з 311роса которого является вход первого элемс нта НЕ, соединенный с 11ервым входом первс го элемента И-НЕ, инверсный вь ход которого через последовател1..но соединенные первый элемент К и г1ервый1 дополнительньп» элемент И подключен к D-входу первого триггера, прямой выход которого подклю «ен к 1)-входу первого дополнитель«гого триггера и является третьим выходом блока за1.1лты, вторым входом запроса которого является вход второ— го эле;пента !1Е, соед;1не1гпый с первым входом второго элемента И-НЕ, инверс— ный выход которого через последовательно соединенный элемент И и дополнительньп1 элемент И 11одключе1 к D — входу второго триггера, выход которого подключен к D-входу второго дополнительного триггера и является четвертым Выходом блока защиты, пер5 вым и вторым входами промежуточных з11ачений которого являются вторые входы соответственно первого и второго элементов И, при этом инверсные выходы первого и второго элементов HF. подключены к К-входам соответственно первого и второго дополнительных триггеров, инверсные выходы которых подключены к вторым входам соответственно первого и второго дополнител,ных элементов И, причем к вторым входам первого и второго элементов И-НЕ подключены инверсные выходы соответственно первого и вто рого триггеров, С-входы которых соединены и являются первым тактовым входом бл1.Yà защиты, Вторым тактовым входом которого являются соединенные С-входы первого и второго доп 3лнительных триггеров. е626430 9 иг. 3 Яхонты BA 0Ar/ Запроса првиежупю ньц знатной 7атпс5ые бтры! 626430 Тирад. Раг. б Редактор Н. Яцола Заказ 288 Тираж 383 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 Тсч ЗОНЕ ( согда- гаданию Т 7сч дОИЫ (canna СРА2НИЯ Составитель Г. Лерантович Техред М.Дидьк Корректор Н.Ренская