Стробируемый компаратор напряжения

 

Изобретение относится к нмпульсноп технике и может быть использовано в радиотехнических устройствах, в частности в универсальном испытательном оборудовании контроля параметров цифровых интегральных схем, в скоростных аналого-цифровых преобразователях. 1ель изоРретения - повышение раяре«-Ј

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) А1

Н 03 К 5/24, О 05 В 1/01

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

1 (? 1) 4618688/21 (22) 12.12 88 (46) 15,02 91. Бюл Y" 6 (72) В.A. Колпиков (53) 621.374 ° 33(088,8) ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

К A8TOPCHOMV СВИДЕТЕЛЬСТВУ (56) А high performance 1,8611к яtrobed comparator for aid converter

GaAsIC.-Sympo. ium Technical digest, 1983, р. 66-69, 2 (54) СТРОБИРУЕМЬФ КОМПАРАТОР НАПРЯЖГНИЯ (57) Изобретение относится к импульс»oi1 технике и может быть использовано в радиотехнических устройствах, в и Icтности в универсальном испытательном оборудовании контроля параметров ниЖровых интегральных схем, и скоростных аналого-цифровых преобразователях. !

1е»! изобретения — повьппение разре1628194

10 шающей способности и снижение входного тока, Введение в стробируеиьй компаратор второго дифференциального каскада 11 позволяет значительно снизить входные токи первого диффере сци-. ального каскада 1 и увеличить ег «.nи эффициент усиления B режиме слеж нпя, а в режиме запоминания — коэффициент усиления в цепи положительной обратной связи. В результате этого повышается разрешающая способность,. 1 роме того, стробируемый компаратор напряИзобретение относится к импульсной технике и может быть использовано в радиотехнических устройствах широкого назначения, в частности, в универсальном испытательном оборудовании контроля параметров сверхскоро»т25 ных цифровых интегральных схем,.ля оценки отклика испытуемого узла стимулирующее воздействие, в ана заторах логических состояний д.-ы р»гистрации изменения логического 30 состояния в исследуемом узл» вого блока, в скоростных аналогоцифровых преобразователях и т.д, Цель изобретения — повышение разрешающей способности за счет увe:øчения коэффициента усиления и снижение входного тока„

Ца фиг. 1 представлена блок-схема стробируемого компаратора напряжения; на фиг. 2 — одна из его технических 40 реализаций.

Стробируемый компаратор напряжения содержит первый цифференциальный каскад 1, первую 2 и вторую 3 динамические нагрузки, два буферных каскада 45

4 и 5, третью 6 и четвертую 7 динамические нагрузки, два элемента 8 и 9 смещения, стробируемый дифференциальный каскад 10, второй дифференциальный каскад 11, две динамические 50 нагрузки 12 и 13 стробируемого дифференциального каскада, третий 14 и четвертый 15 элементы смещения, динамические нагрузки 16 и 17 третьего

14 и четвертого 15 элементов смещения,55 первую 18 и вторую 19 шины питания, входную шину 20, шину 21 опорного напряжения, выходные шины ?? » "3 и стробирунщую шину 24, при этом вхожения содержит первую и вторую динамические нагрузки 2, 3, два буферных каскада 4, 5, третья и четвертая динамические нагрузки 6, 7, два элемента 8, 9 смещения, стробируемый дифференциальный каскад 10, динамические нагрузки 12, 13, 16 и 17, третий и четвертый элементы 14, 15 смещения, две шины 18, 19 питания, входную шину 20, шину 21 опорного напряжения, выходные шины 22, .23, стробирующую шину 24. 2 ил, ды дифференциального каскада I подключены соответственно к входной шине

20 (вх. 1 компаратора) и опорной нине 21 (вх. 2 компаратора) устройства °

Динамические нагрузки 2 и 3 включены между первой линой 18 питания +F. и инвертирующим и н»инвертирующ м выходами первого дифференциального каскада

1. Вторые входы первого 4;< «торого 5 буферных каскадов подклю и ны к первой пине 18 питания +F., а их первые входы — к инвертирующему и неинвертирующему выходам первогс дифференциального каскада 1, Первый 8 и второй 9 элементы смещения уровня напряжения включены между выходами первого 4 и в1орого 5 буферных каскадов и первой

22 и второй 23 выходными шинами у=тройства, Выходы первой 6 и второй 7 динамических нагрузок буферных к; скадов подключены к второй шине 19 питания — F. а их входы — к первой

22 и второй 23 выходным лп.нам устройства. Первый и второй входы строоируемого дифференциального каскада

l0 подключены к выходным шинам 22 и 23 устройства, а его третий вход— к шине 24 стробирования устройства (Вх„ 3), Первая 12 и вторая 13 динамические нагрузки стробируемого дифференциального каскада 11 включены между первой шиной 18 питания +Е и инвертирующими выходамн стробируемого дифференциального каскада 10 для его ервого и второго входов.

Третий 1- и четвертый 15 элементы смешения уровня напряжения включены между выходами динамических нагрузок

12 и 13 с робируемогс дифференциального каскада 10 и ьходами динамичес28194

5 16 ких нагрузок 16 17 ре„,его 14 „ четвертого 15 элементов смешения урон ня напряжения, к которым подключены первый и второй входы второго дифференциального каскада 11, Выходы динамической нагрузки 16 и 17 третьего 14 и четвертого 15 элементов смещения уровня напряжения подключены к общей шине устройства, Пнвертирующие для первого и второго входов выходы второго дифференциального каскада 11 подключены к инвертирующему и неинвер тирующему выходам первого дифференциального каскада 1 соответственно °

Описание работы компаратора приведено для варианта пп схеме фиг, 2

В этой схеме первый дифференциальный каскад 1 выполнен на транзисторах

25-27, динамические нагрузки 2 и 3 на транзисторах 28 и 29 п лиоднс и включении, буферные усилители 4 и на транзисторах 30 и 31, динамичеcKl å нагрузки 6 и 7 — на транзисторах 32 и 33, элементы 8 и 9 смещения — на последовательно соединенных диодах

34, 35 и 36, 37 соответственно, стробируемый дифференциальный каскад 10— на транзисторах 38-40, второй дифференциальный каскад 11 — на транзисторах 4 1-43, динамические нагрузки 1? и 13 — на транзисторах 44 и 45 в диод ном включении, третий 14 и четвертый

15 элементы смещения — на последовательно включенных диодах 46-49 и 5053, динамические нагрузки 16 и 17 на транзисторах 54 и 55 в диодном включении.

Компаратор работает следующим образом.

В режиме слежения компаратора напряжение на шине 24 стробирования

Uzzpp+ UQ ° где По напр сечки транзистора 40. В этом случае транзисторы 38 и 39 стробируемого дифференциального каскада 10 не активны и на затворах транзисторов 41 и 42 второго дифференциального каскада 11 устанавливаются одинаковые напряжения, величины которых больше максимального входного напряжения компаратора. Второй дифференциальный каскад 11 осуществляет токовую подпит ку динамических нагрузок на транзисторах 28 и 29 первого дифференциального каскада 1, т.е. предварительно устанавливает рабочую точку динамических нагрузок первого дифференциального каскада 1 в крутой области их

55 вольт-амперных харак еристик.11ри одинаковых напряжениях на входах компаратора (на входах первого дифференциального каскада) U > = Г U через в е ьх динамические нагрузки на транзисторах

28 и 29 дополнительно протекают токи первого дп4Ференциального каскада 1, которые устанавливают рабочую точку динамических нагрузок на пологой ветке ее вольт-амперной характеристики.

Таким образом, в первом дифференциальном каскаде 1 устанавливается режим наибольшего усиления, а в компараторе — режим максимальной разрешающей способности. При изменении напряжения на одном иэ входов компаратора, например ll8,= U>>+ ДП, где Д U — величина изменения напряжения, происходит перераспределение токов в транзисторах 25 и 26 первого дифференциаль«nrn каскада 1: ток н транзисторе

25 увеличивается, а в транзисторе 26 уменьшается, Это приводит к изменению падений напряжения на динамических нагрузках первого дифференциального каскада 1: возрастает падение напряжения на динамической нагрузке на транзисторе 28 и уменьшается падение напряжения на динамической нагрузке на транзисторе 29 . При этом уменьшается напряжение сток-исток транзистора

41 второго дифференциального каскада

11 и его рабочая точка перемещается в крутую область его вольт-амперной характеристики Следствием этого является уменьшение величины тока подпитки динамической нагрузки на тран 3HcTope 28 и стабилизация падения напряжения на ней, в то время как рабочая точка транзистора 25 первого дифференциально;.о касксда 1 комчаратора находится на пологой ветке его вольтамперной характеристики. Таким образом, введение в прототип второго дифференциального каскада 11 на транзисторах 41-43 позволяет значительно снизить входные токи первого pvhAeренциального каскада 1, а значит, и входные токи компаратора и увеличить его коэффициент усиления в режиме слежения.

В режиме запоминания компаратора напряжение на шине 24 стробирования

U pa О, При этом открывается транзистор 40 и активизируются транзисторы 38 и 39 стробируемого дифференциального каскада 10, Транзисторы

38 и 39 стробируемого дифференциаль16?8 iч, 20 ного каскада 10, динамические нагрузки на транзисторах 44 и 45 стробируемого дифференциального каскадл ",0, третий 14 и четвертый 15 элементы, уровня смещения напряжения на циодах 46-49 и 50-53, второй дифференциальный каскад 11 на тргнзисторлх

4 1-43, динлмические нагр,зки на транзисторах 28 и 29 первого дифференциального каскада 1, первьп1 и второй буферные каскады на трлнзисторях 30 и 31, первьп 8 и нгорой 9 элементы с. ещения уровня напряжения на диодах

34, 35 и 36, 37 образуют триггер с зам-5 кпутой положительной обратной связью

Плпример, если в режиме слежения компаряторл его входные напряжения U

7 Гex L тогда его выходные напряже—

1- eых Ue» .2 ° При переходе режим глпоминяния компаратора транзистор 38 стробируемого дифференциячьного каскада 10 начинает закрываться, л транзистор 39 — открываться„ Падение напряжения нл динамической нагрузке ня транзисторе 44 стробируемого дифференциального каскада 10 уменьшается, а на динамической нагрузке на трлнзисторе 45 увеличивается. Это приводит к открыванию транзистора 39 30 второго дифференциального каскаде 11 и закрыванию трлнзистора 4" того каскада, Ток подпитки динамической нагрузки на транзисторе 28 первого дифференциального каскада 1 увеличивается, а ток подпитки динамической нагрузки на транзисторе ?9 первого дифференциального каскада 1 уменьшается. Это вызывает увеличение падения напряжения на динамической нагрузке 4р на транзисторе 28 первого дифференциального каскада 1 и уменьшение падения напряжения на динамической нагрузке на транзисторе 29 первого дифференциального каскада 1, а также 45 уменьшение напряжения сток-исток транзистора 41 второго дифференциального каскада 11 и увеличение напряжения сток-исток транзистора 42 этого -аскада. Таким образом, происходит еще большее уменьшение выходного напряжения Ueb>x < и увеличение напряжения

По, При дальнейшем уменьшении напряжения Ue 1 и увеличении напряжения UB „ происходит уменьшение вш1„2 55 напряжения сток-исток каскада нл транзисторах 30 и 31, первьп Я и второй 9 элементы смещения уровня напряжения на диодах 34-37 образуют триг> ер с замкнутой положительной обратной связью 11апример, если в режиме слежения компарлтора его входные напряжения U в 1 ) Uex, тогда его выходные напряжения U ebtx с С,„. При переходе в режим запоминания компаратора транзистор 38 стробируемого дифференциального каскада 10 начинает закрываться, а транзистор 39 — открываться. Падение напряжения на динамической натрузке нл транзисторе 44 стробируемого дифференциального Каскада 10 уменьшается, я на динамической нагрузке на трàí.3исторе 45 увели-чивается Это приводит к открыванию трлн-,игтора 41 второго дифференциального каскада 11 и закрыванию транзис рл 42 эгого каскада. Ток подпитки динамической нагрузки на транзисторе 28 первого дифференциального каскада 1 увеличивается, а ток подпитки чинямической нагрузки на транзисторе

29 первого дифференциального каскада

1 уменьшается, Это вызывает увеличение падения напряжения нл динамической нагрузке на транзисторе 28 первого дифференциального каскада 1 и уменьшение пл, ения напряжения на динамнческой нагрузке на транзисторе

29 первого дифференциального каскада

1, а также уменьшение напряжения стокисток транзистора 41 второго дифференциального каскада 11 и увеличение напряже ия сток-исток транзистора 4? этого каскада. Taêëì образом, происходит еще большее уменьшение выходного напряжения Ueb x и увеличение напряжени Ubbtx, Прн д льнейшем умень шении напряжения Ueb X< и увели ении напряжения Ue»x< происходит уменьшение ня! ряжения сток-исток транзистора 4 1 ! второго дифференциального каскада 11.

При этом его рабочая точка перемещается из пологой области в крутую область его вольт-амперной характеристики, ограничивая изменение токов тран зисторов 41 и 42 второго дифференци1ального каскада !1 и, соответственно, напряжений на выходе компаратора.

Таким образом, положительная обратная связь фиксирует схему в состоянии, в котором она находилась в момент открывания транзистдра 40 (U Bb(x. ) р Ueb x, или рвых. <Пвых.>) ° "о при этом рабочая точка транзистора 23 первого дифференциального каскада находится в пологой области его вольт-ямперной характеристики и eI î

162811 4 напряжение затвор-исток отрицательно, Поэтому отсутствует ток затвора |ранзистора 23 первого дифференциальногo каскада компаратора и его входной

5 ток определяется только током утечки затвора.

Кроме того, введение второго дифференциального каскада 11 на транзисторах 4 1-43 позволило увеличить в режиме слежения компараторл транзистора 41 второго дифференциального каскада 11. При этом его рабочля точка перемещается из пологой области в крутую область его вольт-лмперной характеристики, ограничивая изменение токов транзисторов 41 и 42 второго дифференциального клскадл 11 и, соответственно, напряжеш|й на вьгходе компаратора Таким образом, положительная обратная связь фиксирует схему н состоянии, в котором онл находилась в момент откргпвл|и|я трлцзистора 40 < "вых 1 > L вь!л z " «г, вь!х, |

C Бп ) „Ho лри этом Р збочля точкл 25 вых.z транзистора 23 первого диверс нццлльного каскада находится в полог ni области его вольт-лмперной харлктеристики и его напряжение затвор-исток отрицлте |ьно. Поэтому отс тствует ток затвора транзистора 23 первого диспференциального каскада компарлторл и его входной ток определяется только током утечки затвора.

Кроме того, введение второго дифференциального каскада 11 нл транзисторах 41-43 позволяет увеличить в режиме слежения компарлторл коэффициент усиления первого диЬ Г|среяци| ального каскада на трлнзисторс. 2527, а в режиме запоминания комплрлто40 ра — коэффициент усилсния в цепи положительной обратной связи., В результате этого повьппается разрешающая способность компаратора„

Ф о р м у л а и з о б р е т е н и я

Стробируемый компаратор напряжения, содержащий стробируемый дифференциальный каскад, два элемента смещения уровня напряжения, два буферных каска 50 с динамическими нагрузками и дифференциальный каскад с динамическими нагрузками, включенными соотнетственНо между первой п|иной питания комплратора напряжения и иггнертирую|пим и неинвертирующим выходами дифференциального каскада, первый вход которого подключен к входной шине компаратора напряжения, а нторой вход — к шине опорного напряжения компараторл напряжения, первые входы первого и второго буферных каскадов подключены соответственно к иннертирующему и неиннертирующему ныходам дифференцилльного каскада, а вторые входы — к первой шине питания комплратора напряжения, элементы смещения уровня напряжения включены соответственно между выходами буферных каскадов и вьгходньпчи шинлмн компарлторл нлпряжения, к которым подключены соответственно входы динамических нагрузок буферных касклдон, выходы которых соедг|иены с нторойг пп|ной питлния комплрлторл напряжения, первый и второй входы стробируемого дифферешгилльного касклцл подключег|ы к ныходнг|м пппглм соотнг тств .нно, л грез пй вход подключен к пп|н| стробировлния компараторл нлпряжеш|л, о т л и ч а ю— шийся тем, что, с цел г ю повншения рлзпешлюп|ей способггости, снижения выходногс токл, в него вГ|е гены второй диффер е нцилл ьньп", каска; и дне цепочки, каждля из которг .. состоит г|з ||ослсловл; ельно сосдиненньгх динлмичсской нагрузки стробир емого диффг ренцилльного клск ца, чемеггта смещс ния уровня напряжения и его

Лггнлмической нагрузки, вьгход каждойг из которых подключен к общей нп|не компаратора нс пряжения, а ь входам подключены соответственно первый и второй входы второго дидхЬвренциального каскада, выходы которого соединены соответственно с инвертирующим и неинвертирующим выходами первого дифференциального каскада, входы динамических нагрузок стробируемого дифференциального каскада подключены к первой шине питания компаратора напряжения, а к выходам псдключены соответственно инвертирующие выходы стробируемого дифференциального каскада, ;ос та33итель Н. 1 аркин

Техреду Л. Оди-.и,,ц, Корр» к rop Y ° >"Яксими333инеп

Реда ктор Л. Пчолинскяя

Заказ < R Гир . ч65 Подписное

ВНИИП11 Г< сударстяенного комиега по иаобретенияи и открь3тля при ГКНТ СССР

113035, Иоск3зл, Ж-35, Раушская наб., д. "/5

11 ll

Прои 3 н;, 11 "3l3(- и 3gа гЕ333 с КИ11 К 1«би ат Патент, Г. Ь Город-, Ул. Гагарина, 101