Устройство для формирования сигнала переноса при суммировании многофазных кодов

 

Изобретение относится к вычислительной технике и предназначено для 2использования в цифровых системах автоматики, раПотрюпщх с многофазными кодами. Цель изобретения - повышение быстродействия и уменьшение количества оборудования. Цель достигается тем, что устройство, содержащее в каждом разряде узел формирования переноса, включаюшлй три элеменN та И,и два узла сравнения по --- элементов И (N - основание системы счисления ) и одному элементу ИЛИ, содержит в узле формирования переноса каждого разряда устройства элемент ИЛИ с соответстпуюпими связями.3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (дц S С 06 F 7/49

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ (?1) 4675166/34 (22) 03.02.89 (46) 07.03.91. 1)ил 1" 9 (72) Л.Ь.Лекарев и З.A.Ìàéçèíãåð (53) 681.325(088.8) (56) Шагурин И.И. транзисторно-транзисторные логические схемы. — M.:

Советское радио, 19 74, с. 143..

Лвторгкое свидетельство ССГР

Ф 922728, кл. О 06 Г 7/49, 198?. (54) УСТРО11СТВО Д11Я ОРМИРОВЛНИЯ

СПГНЛДЛ ПЕРЕНОСЛ ПРИ СУММИРОВЛНИИ

МНОГОФЛЗН1 1Х КОДОВ (57) Изобретение относится к вычислительной технике и предназначено для

Изобретение относится к вычислительной технике и предназначено для ,использования в цифровых системах автоматики,работаицих с многофазными кодами, Цель изобретения — повышение быстрр оде йс т вия и умен ьшени е колич ест ва об ор улова ни я.

На фиг.1 приведена функциональная схема одного разряда устройства; на фиг. 2 — таблица сложения дя пятифаз ного кода (основание систе» счисления N = 10); на фиг .3 — формирование сигнала переноса.

Устройство состоит из двух узлов

1 и 2 сравнения и узла 3 формирования сигнала переноса, каждый узел сравнения содержит N/2 логических элементов И 4 (где N/3 = F — фазность многофазного кода, 11 — основание системы счисления1 и логический эле„„80„„1633393 А 1

2, использования в ццфровых системах автоматики, работакя 1их с многс фа зными кодами. Цечь изобретения — повышение быстродействия и уменьшение количества оборудования. 11ель достигается тем, что устройство, содержащее в каждом разряде узел формирования переноса, вкличающ и три элеменN та И,и два узла сравнения по --- элементов И (N — основание системы счисления) и одному элементу И!61, содержит в узле формирования переноса каждого разряда устройства элемент

ИЛИ с соответствуигппа связями. 3 ил. мент ИЛИ 5, узел 3 формирования сигнала переноса состоит из трех логи— ческих элементов И 6-8 и одного логич еского эл емента LfG f 9 . Входные flf Hbf узлов 1 и 2 сравнения сосдинены с вхо— дами логических элементов И 4, при этом первые входы логических элемен- С » тов И 4 узла 1 сравнения соединены с Ы шинами операнда Л соответственно а, С{ а1, а,...,а... вторые входы логиче- 1 ских элементов И 4 узла 1 сравнения соединены с чинами операнда В соответственно Ь ., b<,, Ь,...,Ь, первые входы логических элементов И 4 уз— ла 2 сравнения соединены с шинами операнда Л соответственно а, а,, и аь,,а 1, вторые входы логических элементов И 4 узла 2 сравнения соединены с шинами операнда В соответственно bc, Ь,, b,...,b s. Внутрсннее строение узлов 1 и 3 сравнения иден!

633393 тично, выходы логических элементов

И 4 соединены с входами логического элемента ИЛИ 5, в-<ходи которых соответственно М1, М1 и М?, М2 соединены с выходными шинами соответствую— щих узлов 1 и 2 сравнения, входы логических элементов И 6-8 узла 3 Аормирования сигнала переноса являются входными шинами узла 3 Аормирования сигнала переноса, входи логического элемента И 6 соединены с виходниHH шинами М1, Й2 узлов 1 и 2 сравнения и шиной переноса из младшего разряда Р <, 1, входы логического элемента И 7 соединены с выходной ниной

М1 узла 1 сравнения и шиной Ь операнда В, входи логического элемента

И 8 соединены с выходной шиной Г12 узла 2 сравнения и линой а операн- 20 да А, выходы логических элементов

И 6-8 соединены с входами логическогоо эл емент à HJIH 9, выход кот ор or o является выходной ниной узла 3 Аормирования сигнала переноса и устройст- 25 ва в целом.

Устройство работает следующим образом.

В соответствии с таблицей сложения цифровых сигналов операндов А и В (фиг.2) на выходных нинах узла 1 сравнения формируется сигнал, определяющий множество циАр результата сложения операндов A и В, который может быть описан логическим уравнением

М1 а Л Ь а, П Ь+Уа Л ЬзЧ ч аэ h b< V a+ hb<

40 и представлен на фиг.За. Логическое умножение с сигналом Ь операнда В формирует сигнал результата сложения операндов А и В, определяющих множество циАр, расположенных ниже главной 45 диагонали (результаты сложения больше числа "9"), который представлен на фиг.Зв и Аормируется логическим элементом И 7 узла 3 Аормирования сигнала переноса, На выходних ни- 50 нах узла 2 сравнения Аормируется сигнал, определяюгяй иножество цифр результата сложения операндов А и

В, который может быть описан логическим уравнением 55

М2 = зЛ Ь5Ч a< h Ь Чая Ьзч

va3 Л Ьа Ч a„hb„ и представлен на Аиг.30. Логическое умножение с сиг налом а Аормирует сигнал результата сложения операндов А и В, определяюг!их множество цифр, расположенных ниже главной диагонали (фиг,3г), и Аормируется логическим элементом И 8 узла 3 Аормирования сигнала переноса. Множества М1 h b- и М? Л а перекрываются

5 между собой, а их логическое сложение полностью определяет результат сложения операндов А и В, который больше числа "9" и представлен на фиг.3е. Результат сложения, равный числу "9", может бить получен логическим умножением множеств Й! и М? при сигнале переноса нз младнего разряда P <<< и результате сложения, равном "9", сигнал Р „ Л Й1 Л М2 формируется логическим элементом И 6, на выходе логического элемента ИЛИ 9 формируется сигнал переноса при суммировании многпфазных кодов, который может быть описан логическим выражением

Р„,ЛМ1 Л M? V М1Л Ь Ч

ЧМ2 Л а5 и является выходным для устройства. формирование сигнала переноса Р, при суммировании многоАазних кодов с помощью двух перекриваюг<ихся между собой подмножеств, результатов сложения операндов A и В позволяет исключить промежуточные операции по дешифрации кодов, что в резуль ате повышает быстродействие и уменьша ет количество оборудования предлагаемог и устройства по сравнению с известним.

Формула изобретения

Устройство для Аормирпвания сиг— нала переноса при суммировании мног офа зных кодо и, с одержаггее в каждом разряде узел Аормирования переноса, включающий три элемента И и два узN ла сравнения содержаггие по --- элеВ

2 ментов И (где N — основание системь< счисления) и одному элементу ИЛИ, причем входы каждого разряда устройства соединены с прямыми и инверсными шинами, представляю<1<ими разряд многофазного кода первого и второго операндов и с ниной переноса из младN щего разряда, выходы --,— элементов И

633393 но, в каждом узле сравнения прямой и инверсный выходы элемента KHI соединены с выходами соответствующего узла сравнения, входы элементов И узла формирования сигнала пер еноса соединены с входами узла формирования сигнала переноса, при этом первый, второй и третий входы первого элемента И узла формирования сигнала переноса соединены с инверсными выходами первого, второго узлов сравнения и шиной сигнала переноса из младшего разряда соответственно, входы второго элемента И узла формирования сигнала переноса соединены с прямым выходом первого узла сравнения и прямой старшей чиной второго операнда, входы третвего элемента И узла формирования сигнала переноса соединены с прямым выходом второго узла сравнения и прямой старшей шиной первого операнда, выходы элементов И узла формирования сигнала переноса соединены с входами элемента ИЛИ, выход которого соединен с выходной 1чиной узла формирования сигнала переноса и является выходом сигнала переноса устройства. д dt s) dc м-ф в каждом узле соединены с входами элемента ИЛИ, о т л и ч а ю ш е е с я тем, что, с целью повышения быстродействия и уменьшения количества оборудования, в узел формирования переноса каждого разряда устройства введен элемент IUQI, при этом входные шины узлов сравнения соединены с входными шинами устройства и с входа- о ми элементов И, при этом первые входы элементов И первого узла сравнения соединены с инверсной старшей и прямыми, расположенными в порядке возра— стания шинами первого операнда соот— ветстненно, вторые входы элементов И первого узла сравнения соединены с инверсной старшей и инверсными, расположенными в порядке убывания шина— ми второго операнда соответственно, 20 первые входы элементов И второго узла сравнения соединены с прямой старшей и инверсными, расположенными в порядке возрастания шинами первого операнда соответственно, вторые вхо — 25 ды элементов И второго узла сравнения соединены с прямой старшей и прямыми, расположенными в порядке убывания шинами второго операнда соответственA d(n) ОЯ os) Ф1 d(n-ф уф d(r) а

1633393

Ю, 1 р Г.Я с ®

Составитель И.Варакин ,Редактор Н.Тупица Техред g дидьк

Корректор Т.Малец

Заказ 617 Тираж 394 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r Ужгород, ул. Гагарина, 1С1 re Я Я

d(

Р!

Ф!

И)

/;) фГ

Устройство для формирования сигнала переноса при суммировании многофазных кодов Устройство для формирования сигнала переноса при суммировании многофазных кодов Устройство для формирования сигнала переноса при суммировании многофазных кодов Устройство для формирования сигнала переноса при суммировании многофазных кодов 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах, работающих в избыточной двоичной системе счисления

Изобретение относится к вычислительной технике и позволяет вычислить произведение комплексных чисел A и B, описываемых тремя составляющими A<SB POS="POST">1</SB>, A<SB POS="POST">2</SB>, A<SB POS="POST">3</SB> и B<SB POS="POST">1</SB>, B<SB POS="POST">2</SB>, B<SB POS="POST">3</SB> соответственно

Изобретение относится к вычислительной технике и позволяет вычислить произведение комплексных чисел A и B, описываемых тремя составляющими A<SB POS="POST">1</SB>, A<SB POS="POST">2</SB>, A<SB POS="POST">3</SB> и B<SB POS="POST">1</SB>, B<SB POS="POST">2</SB>, B<SB POS="POST">3</SB> соответственно

Изобретение относится к вычислительной технике и может быть использовано для деления кодов "золотой" пропорции в специализированных вычислительных устройствах

Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения систем передачи и переработки дискретной информации

Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения систем передачи и переработки дискретной информации

Изобретение относится к вычислительной технике и может быть использовано для построения специализированных вычислительных устройств

Изобретение относится к вычислительной технике и может быть использовано для построения систем передачи и переработки дискретной информации

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных структурах, функционирующих в модулярной системе счисления

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к вычислительной техникe и может быть использовано для построения систем передачи и переработки дискретной информации

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в многоступенчатой системе остаточных классов

Изобретение относится к вычислительной технике, а именно к цифровой обработке сигналов и данных и решению задач математической физики, и может найти применение в конвейерных потоковых машинах и многопроцессорных вычислительных машинах
Наверх