Синхронный фильтр

 

Изобретение относится к радиотехнике и может быть использовано в устройствах частотной селекции. Цель изобретения - расширение динамического диапазона и уменьшение паразитной модуляции выходного напряжения. Синхронный фильтр содержит переключатель 1, резистор 2, блок коммутируемых конденсаторов, состоящий из коммутатора 3 и N конденсаторов 4, сумматор 5, усилитель 6, компаратор 7, блок 8 регистра последовательных приближений, оперативное запоминающее устройство 9, цифроаналоговый преобразователь 10, распределитель 11 импульсов и тактовый генератор 12В режиме, когда вход синхронного фильтра через переключатель 1 соединен с землей, происходит запись напряжений помехи в оперативное запоминающее устройство 9 Эти сигналы в режиме Работа, пройдя через аналогово-цифровой преобразователь 10, вычитаются из смеси сигнала с помехой в сумматоре 5. Фильтр по п.2 ф-лы отличается выполнением распределителя 11.1 з.п, ф-лы, 3 ил Ё

союз сОВетских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5))5 Н 03 Н 19/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ пО изОБРетениям и ОткРытиям

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCKOMY СВИДЕТЕЛЬСТВУ (21) 4454863/09 (22) 05.07.88 (46) 23.04.91. Бюл. М 15 (71) Винницкий политехнический институт (72) Я.И.Капицкий, В.Д.Ляхвацкий, Ю,А. Коломиец и А.К, Богухвальский (53) 621,372.542 (088,8) (56) Авторское свидетельство СССР

Q 455454, кл. Н 03 Н 11/00, 1973. (54) СИНХРОННЫЙ ФИЛЬТР (57) Изобретение относится к радиотехнике и может быть использовано в устройствах частотной селекции. Цель изобретения— расширение динамического диапазона и уменьшение паразитной модуляции выходного напряжения, Синхронный фильтр содержит переключатель 1, резистор 2, блок

„.,SU„, 1644366 А1 коммутируемых конденсаторов, состоящий из коммутатора 3 и N конденсаторов 4, сумматор 5, усилитель 6, компаратор 7, блок 8 регистра последовательных приближений, оперативное запоминающее устройство 9, цифроаналоговый преобразователь 10. распределитель 11 импульсов и тактовый генератор 12. В режиме, когда вход синхронного фильтра через переключатель 1 соединен с землей, происходит запись напряжений помехи в оперативное запоминающее устройство 9, Эти сигналы в режиме "Работа", пройдя через аналогово-цифровой преобразователь 10, вычитаются из смеси сигнала с помехой в сумматоре 5. Фильтр по п.2 ф-лы отличается выполнением распределителя

11. 1 э.п, ф-лы, 3 ил.

1644366 сигналу помехи в этом такте (фиг,3и, временной интервал t2 — тз). Сигнал на втором выходе "Завершение преобразования" (фиг.Зе) блока 8 регистра последовательных приближений свидетельствует об окончании аналого-цифрового преобразования, после чего цифровой код записывается в соответствующую ячейку оперативного запоминающего устройства

9. Адрес ячейки формируется распределителем 11 импульсов на первых выходах "Адрес" (фиг,3б), Импульс записи формируется на втором выходе "Запись" (фиг.3ж} распределителя 11 импульсов после окончания

10

15 аналого-цифрового преобразования

Таким образом, в режиме "Коррекция" в оперативном запоминающем устройстве 9 формируется цифровой, эквивалент сигнала помехи управления, воздействующей на конденсаторы 41, ..., 4м.

В режиме "Работа" вход синхронного фильтра подключается через переключатель 1 к резистору 2, и, в соответствии с импульсами синхронизации, конденсаторы

4>, ..., 4и заряжаются до уровня значений входного сигнала, который воздействует в данный момент времени через резистор 2 и переключатель 1 на конденсаторы 4>, 4м.

В этом режиме оперативное запоминающее устройство 9 работает в режиме считывания. Цифровые коды помех, записанные в режиме "Коррекция", с выхода оперативного запоминающего устройства 9 подаются на цифровые входы цифроанэлоговог0 пре30 образователя 10, который преобразует их в

35 аналоговый вид.

В режиме "Работа" первые выходы

"Данные" блока 8 регистра последовательных приближений находятся в высокоимпедансном состоянии и не оказывают влияния

40 на процесс передачи цифровых кодов из оперативного запоминающего устройства 9 нэ вход цифроаналогового преобразователя, Сигнал помехи с аналогового выхода блока цифроаналогового преобразователя

10 подается на вычитэющий вход сумматора

5, на суммирующий вход которого подается смесь сигнала и помехи управления. Коэффициент передачи по инвертирующему вхочтобы общий коэффициент передачи и компенсации помехи управления (усилитель 6, компаратор 7, блок 8 последовательных приближений ОЗУ 9, ЦАП 10) был равен едиватель 10 образуют аналого-цифровой преобразователь последовательных приближений, работающих под управлением распределителя 11 импульсов. В каждом такте (временные интервалы ti — ta; tç — т4; t4 — ts, фиг,3) на первых выходах "Данные" блока регистра последовательных приближений 8 формируется m-разрядный цифровой код, 55 нице

Блок 11 распределения импульсов работает следующим образом (фиг.2). Уровень логической единицы на втором входе "Peсоответствующий аналоговому сигналу на жим" блока 11 распределения импульсов выходе усилителя 6 и пропорциональный соответствует режиму "Работа", а уровень

Изобретение относится к радиотехнике и может быть использовано в устройствах частотной селекции, Цель изобретения — расширение динамического диапазона и уменьшение паразитной модуляции выходного напряжения.

На фиг.1 приведена структурная схема синхронного фильтра; на фиг.2 — схема распределителя импульсов; на фиг.3 — эпюры напряжений в характерных точках синхронного фильтра.

Синхронный фильтр содержит переключатель 1, резистор 2, блок коммутируемых конденсаторов из коммутатора 3 и N конденсаторов 4, сумматор 5, усилитель 6, компаратор 7, блок 8 регистра последовательных приближений, оперативное запоминающее устройство 9, цифроаналоговый преобразователь 10, распределитель 11 импульсов, тактовый генератор 12, а распределитель 11 импульсов содержит счетчик 13, первый одновибратор 14, второй одновибратор 15, RS-триггер 16 и генератор 17.

Синхронный фильтр работает следующим образом.

На первый вход распределителя 11 импульсов поступают импульсы с тактового генератора 12 частотой f (фиг.За). Синхронный фильтр имеет два режима

"Коррекция" и "Работа". Выбор режима осуществляется сигналом по входу управления режимом работы (вход "Режим", фиг,3в), В режиме "Коррекция" (временной интервал tl — t6, фиг.3) переключатель 1 подключает резистор 2 к общей шине питания.

При поступлении на коммутатор 3 с первых выходов распределителя 11 импульсов (выход "Адрес", фиг.3б) цифрового кода конденсаторы 4), ..., 41ч последовательно подключаются через коммутатор 3 к резистору 2. Конденсаторы 41, „., 4м заряжаются до уровня помех на соответствующих выходах коммутатора 3 (фиг.3к). Эти уровни синхронно с импульсами синхронизации появляются на выходе коммутатора 3.

Сигнал помехи подается на вход усилителя 6. Усиленный сигнал помехи поступает на второй вход компаратора 7, Компаратор

7, блок 8 регистра последовательных приближений и цифроаналоговый преобразо50 ду сумматора 5 устанавливается таким, 1644366 импеаанса (фиг.Зи), тем самим откякгчая сч логического нуля — режиму "Коррекция" (фиг,Зв), т.е. в режиме "Работа" одновибраторы 14 и 15 не вырабатывают импульсы, RS-триггер 16 находится в нулевом состоянии и запрещает работу генератора 17, Синхронизирующие импульсы с первого входа

"Синхронизация" поступают на входсчетчика 13, на запускающий вход первого одновибратора 14 и на вход установки в состояние логической единицы RS-триггера

16 (фиг.3a), По переднему фронту каждого импульса выходной код счетчика 13 изменяется на единицу младшего разряда. Этот код поступает на первые выходы "Адрес" блока 11 распределения импульсов, а оттуда — на управляющие входы коммутатора 3 и адресные входы оперативного запоминающего устройства 9 (фиг.Зб), Количество разрядов счетчика 13 определяется из соотношения n = logzN, где N — количество конденсаторов, используемых в синхронном фильтре.

В режиме "Коррекция" уровень логического нуля на втором входе "Режим" блока

11 распределения импульсов разрешает работу первого 14 и второго 15 одновибраторов. При этом по фронту синхронизирующих импульсов (фиг,3a) запускается первый одновибратор 14. Отрицательный импульс с выхода первого одновибратора 14 поступает на четвертый вход "Запуск" блока 8 регистра последовательных приближений (фиг.Зг). По этому импульсу осуществляется запуск блока 8 регистра последовательных приближений. По переднему фронту синхронизирующих импульсов RS-триггер 16 устанавливается в состояние логической единицы и разрешает работу генератора 17 (фиг.Зд). Импульсы с генератора 17 поступают на третий выход "Строб" блока 11 распределения импульсов, После окончания аналого-цифрового преобразования на втором выходе нЗавершение преобразования" блока 8 вырабатывается импульс (фиг.Çe), по которому осуществляется сброс триггера 16 и запрет работы генератора 17, а также запуск второго одновибратора 15 (фиг.Зж), по которому осуществляется запись m-разрядного цифрового кода с первых выходов "Данные" блока 8 регистра последовательных прибли.— жений в (фиг.Зм) в ячейку памяти оперативного запоминающего устройства 9 (m-разрядность применяемого в устройстве

ЦАП).

8 режиме "Работа" уровень логической единицы на втором входе "Режим" блока 8 регистра последовательных приближений (фиг.Зв) переводит его в состояние высокого

55 этот блок. Уровень логической единицы на втором выходе и Запись" устанавливает оперативное запоминающее устройство 9 в режим считывания, Адрес считываемой ячейки формируется счетчиком 13.

Формула изобретения

1. Синхронный фильтр, содержащий в продольном плече резистор, в поперечном— блок коммутируемых конденсаторов, к управляющим входам которого подключены первые выходы распределителя импульсов, к первому входу которого подключен выход генератора тактовых импульсов, цифроаналоговый преобразователь, выход которого подключен к вычитающему входу сумматора, к суммирующему входу которого подключен вход блока коммутируемых конденсаторов, отличающийся тем, что, с целью расширения динамического диапазона и уменьшения параэитной амплитудной модуляции выходного напряжения, введены оперативно-запоминающее устройство, последовательно соединенные усилитель, вход которого подключен к суммирующему входу сумматора, компаратор, к первому входу которого подключен выход цифроаналогового преобразователя, и блок регистра последовательных приближений, выход которого и вход-выход оперативно- ° запоминающего устройства подключены к входу цифроаналогового преобразователя, при этом к входам оперативно-запоминающего устройства подключены первый и вторые выходы распределителя импульсов, третий и четвертый выходы которого подключены к третьему и четвертому входам блока регистра последовательных приближений, второй выход которого подключен соответственно к третьему входу распределителя импульсов, а второй вход — к второму входу распределителя импульсов и входу управления переключателя, соответствующий вход которого подключен к общей шине, а выход — к соответствующему выводу резистора продольного плеча.

2. Фильтр по п.1. о т и и ч а ю шийся тем, что распределитель импульсов содержит счетчик, первый одновибратор, второй одновибратор, RS-триггер, управляемый генератор, выход которого является третьим выходом распределителя импульсов, а вход соединен с выходом RS-триггера, вход обнуления которого соединен с входами обнуления первого и второго одновибраторов и является вторым входом распределителя импульсов, счетные входы RS-триггера, второго одновибратора являются вторым входом распределителя импульсов, причем етные входы счетчиков и первого одно1644366

Сиих

Фиг. 2 вибратора и вход установки RS-триггера являются первым входом распределителя импульсов, первым выходом которого

Заде прео

wu являются выходы счетчика, а вторым и четвертым выходами являются соответственно выходы первого и второго одновибраторов.

1644366

Составитель Ю. Чернышев

Редактор А. Шандор Техред M.Ìîðãåíòàë Корректор Н, Король

Заказ 1247 Тираж 453 Подписное

ВНИИПИ Государственного комитета по Изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5, Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 I