Устройство объединения асинхронных цифровых сигналов

 

Изобретение относится к технике многоканальной электросвязи. Цель изобретения - уменьшение краевых искажений объединяемых сигналов. Устройство содержит N блоков 1 вьщеления фронтов, блок 2 памяти адресов, N регистров 3, где N - число мультиплексируемых каналов, счетчик 4 кода времени, m мультиплексоров 5, где m - число выходных информационных разрядов регистра 3, счетчик 6 адреса . Цель достигается за счет того, что в устройстве момент появления асинхронного цифрового сигнала (АЦС) фиксируется кодом времени непосредственно в регистре 3, обслуживающем только один цифровой канал. Поступающий на регистр 3 АЦС снабжается кодом времени с выхода счетчика 4 в моменты обнаружения изменения полярности сигнала (1 или 0) и с выхода регистра- 3 АЦС, и соответствующий ему код времени через мультиплексоры 5 подается па выход устройства. С помощью счетчика 6 адреса производится последовательная коммутация сигналов всех регистров 3 на выход. Блок 2 памяти адресов, работающий синхронно со счетчиком 6 адреса, выдает на выход устройства адрес той исходящей лишш, в которую необходимо направить скоммутированный мультиплексорами 5 в данный момент сигнал . 2 ил. 9 k/

СОЮЗ СОВЕТСНИХ

СОЦИМИСТИЧЕСНИХ

КСПУБЛИИ

„„SU„„1653181

А1 щ)5 H 04 0 11/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А STOPCHOMY С8ИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМНТЕ7

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР (21) 4629063/09 (22) 30,12.88 (46) 30.05.91. Бюл. Р 20 (72) В.П.Чуркин (53) 621.395.44:621.37(088.8) (56) Авторское свидетельство СССР

Р 678728, кл. Н 04 g 11/04, 1977; (54) УСТРОЙСТВО ОБЪЕДИНЕНИЯ АСИНХРОННЫХ ЦИФРОВЫХ СИГНАПОВ (57) Изобретение относится к технике многоканальной электросвязи. Цель изобретения — уменьшение краевых искажений объединяемых сигналов. Устройство содержит N блоков 1 выделения фронтов, блок 2 памяти адресов, N регистров 3, где Н - число мультиплексируемых каналов, счетчик 4 кода времени, m мультиплексоров 5, где

m - число выходных информационных разрядов регйстра 3, счетчик 6 адреса. Цель достигается за счет того, 2 что в устройстве момент появления асинхронного цифрового сигнала (АЦС) фиксируется кодом времени непосредственно в регистре 3, обслуживающем только один цифровой канал. Поступающий на регистр 3 ЛЦС снабжается кодом времени с выхода счетчика 4 в моменты обнаружения изменения полярности сигнала (1 или О) и с выхода регистра 3 АЦС, и соответствующий ему код времени через мультиплексоры 5 подается па выход устройства.

С помоцью счетчика 6 адреса производится последовательная коммутация сигналов всех регистров 3 на выход.

Блок 2 памяти адресов, работающий синхронно со счетчиком 6 адреса, выдает на выход устройства адрес той исходяцей линии, в которую необходимо направить скоммутированный мультиплексорами 5 в данный момент сигнал. 2 ил.

1653! 81

Изобретение относится к технике многоканальной электросвязи и может быть использовано в системах цифровой коммутации„

Цель изобретения — уменьшение

5 краевых искажений объединяемых сигналов.

На фиг.1 представлена структурная электрическая схема устройства объединения асинхронных цифровых сигналов; на фиг.2 — структурная электрическая схема блока памяти адресов.

Устройство объединения асинхронных цифровых сигналов содержит. блоки 1 выделения фронтов, блок 2 памяти адресов, регистры 3, счетчик 4 кода времени, мультиплексоры 5,счетчик 6 адреса. Количество регистров 2р

3 и блоков 1 выделения фронтов равно количеству мультиплексируемых каналов, а количество мультиплексоров

5 равно количеству информационных выходных разрядов регистров 3. 25

Блок 2 памяти адресов содержит блок 2-1 памяти, выходной регистр

2-2, схему 2-3 сравнения и схему

И 2-4.

Устройство объединения асинхронных цифровых сигналов работает следующим образом.

IIo входящим линиям связи передаются асинхрон|ые цифровые сигналы, поступающие на первый вход регистров 3 и на первый вход блоков 1 вы35 деления фронтов. Последний выдает на второй вход регистра 3 управляющий сигнал разрешения записи нового кода времени и кода поступившего сигнала в моменты выявления переднего или заднего фронта входного сигнала, т.е. при изменении знака. Код времени поступает с выхода счетчика 4 кода вРемени. Этот код времени фик" 45 сирует момент пос.тупления в регистр

3 асинхронного цифрового сигнала.

Краевые искажения: при этом будут определяться длительностью такта pa6o-. ты счетчика 4 кода времени, которая задается частотой f, поступающей на вход счетчика 4 кода времени.

Далее поступивший асинхронный цифровой сигнал (1 или 0) вместе с кодом времени передается параллель55 ным кодом через ш мультиплексоров

5 на выход устройства. При этом код времени будет сопровождать код сигнала до момента его:выдачи в соответствуюг(уи исходящую линию связи.

При этом общая задержка информации в предлагаемом устройстве и в коммутационной системе всегда будет постоянна и равна циклу работы счетчика 4 кода времени, так как аналогичный счетчик, работающий асинхронно и синфазно со счетчиком 4 кода времени, установлен в блоках исходящих линий (на чертеже не показаны), Управление работой мультиплексоров 5 и блока 2 памяти адресов ocy" ществляет счетчик 6 адреса, который, благодаря синхронизирующей частоте

f,поступающей па его вход, вырабатывает адреса обслуживаемых входящих линий связи и их регистров 3 и выдает эти адреса на вторые (управляющие) входы мультиплексоров 5 и блока 2 памяти адресов. При этом соотношение частот f< ч fo должно быть таково, что за один такт счетчика 4 кода времени все информационные входы мультиплексоров 5 должны быть просмотрены.

С помощью адресов А входящих линий связи, вырабатьп.аемых счетчиком 6 адреса, производится последовательная во времени (циклическая) выдача информации из регистров 3 через мультиплексоры 5 на выход устройства, а также считьпзание ячеек памяти блока 2 памяти адресов. в которых записаны адреса исходящих линий связи, скоммутированньгх с соответствующими входящими линиями. Номера ячеек памяти блока

2 памяти адресов закреплены за входящими линиями связи, поэтому с помощью адреса А i-й (i = 1, 2,...,N) входящей линии связи, вырабатываемого счетчиком 6 адреса, осуществляется обслуживание i-ro регистра 3 и i-й ячейки памяти блока 2 памяти адресов.

При этом информация из i-ro регистра

3 и адрес исходящей линии связи, которой принадлежит эта информация, считанный из i-й .ячейки памяти блока 2 памяти адресов, выдаются параллельным кодом в i-й временной позиции группового тракта.

Счетчик 6 адреса вырабатывает кроме адресов А входящих линий связи также и такты записи 4 и чтения и

„которые выдаются в блок 2 памяти адресов. Счетчик 6 адреса имеет k+1 разрядов, из которых k старших разря16531 Р! о реса 6 (см. фиг. 2) записывается на выходной регистр 2-2, на которой информация сохраняется до следующего л

Гакта чтдов определяют адрес ячейки памяти блока 2 памяти адресов и один младший разряд — триггер вырабатывает со своего правого плеча (нулевого)

Л

r сигнал чтения 6ч, а с левого — сиг/ нал записи ь 3а одно обращение к блоку 2 памяти адресов производится вначале считывание информации из i-й ячейки памяти, а затем запись в эту

10 же i-ю ячейку памяти. Записываемая в ячейке памяти блока 2 памяти адресов информация поступает из устройства управления коммутационной системы (УУ) в сопровождении а <реса А ячейки памяти блока 2 памяти адресов и сигнала ОС (см. фиг.2) . При этом адрес A иэ устройства управления коммутационной системы и «дрес А из счетчика 6 адреса поступают на схему 20

2-3 сравнения. Если «дреса одинаковые, то сигналом 3 =- 1 с выхода схемы сравнения 2-3 открывается схема

И 2-4, на которую поступают также сигнал = 1 и такт ь, С помощью такта С осуществляется запись в «

1-ю ячейку блока 2 памяти адресов номера (адреса) исходящей линии связи, который коммутируется с этого момента с i-й входящей линией.

Формула изобретения

Устройство объединения асинхронных цифровых сигналов, содержащее

N регистров, и первых выходов которых соединены с соответствующими первыми входами ITl мультиплексоров, вторые входы которых соединены с первым выходом счетчика адреса, а также счетчик кода времени и блок памяти адресов, отличающееся тем, что, с целью уменьшения краевых искажений объединяемых сигналов, в него введены N блоков выделения фронтов, первый вход каждого иэ которых соединен с первым входом, соответствующего регистра, второй вход каждого из которих соединен с выходом соответствующего блока выделения фронтов, второй вход каждого иэ которых соединен с вторым выходом соответствующего регистра, третий вход каждого из которых соединен с вьмодом счетчика кода времени, а первый, второй и третий выходы счетчика адреса соединены соответственно с первым, вторым и третьим входами блока памяти адресов.

Считываемая из блока 2 памяти адресов информация с помощью адреса А и такта чтения ь „ иэ счетчика адЛ 3 УУ

Фиг. 2

Составитель А.Микуцкий

Техред А.Кравчук Корректор Л. Патай

Редактор Т.Лошкарева

Заказ 2190 Тираж 394 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101