Способ обработки цифровых сигналов по типу предпочтительно адаптивного трансверсального фильтра и устройство для его осуществления

 

Изобретение относится к радиотехнике . Цель изобретения - повышение быстродействия. Для осуществления способа обработки цифровых сигналов используется устройство, содержащее преобразователь 1 троичного сигнала в сигнал модуля и знака, линию задержки 2, имеющую две ветви с отво

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А3

SU» 16553 (51)5 H 03,I 21700

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К flATEHTV

РЛ РР7 ГГ5 gP(p-,)

Л(2) !

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

IlO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 381887 . -09 (22) 30. 11.84 (31) 3345284.9 (32) 14. 12.83 (33) DE (46) 07. Об . 91 . Бил. Р 21 (71) Сименс АГ (DE) (72) Хайнрих Иенк (DF) (53) 681. 32 (088.8) (56) Авторское свидетельство СССР

N 898592, кл. H 03 H 17/04, 04.12.79.

2 (54) СПОСОБ ОБРАБОТКИ ЦИФРОВЫХ СИГНА-

ЛОВ ПО ТИПУ ПРЕДПОЧТИТЕЛЬНО АДАПТИВНОГО ТРАНСВЕРСАЛЬНОГО ФИЛЬТРА И УСТPOACTBO ДЛЯ ГГО ОСУЦЕСТВЛЕНИЯ (57) Изобретение относится к радиотехнике. Пель изобретения — повышеwe быстродействия. Дпя осуществления способа обработки цифровых сигналов используется устройство, содержащее преобразователь 1 троичного сигнала в сигнал модуля и знака, линию задержки 2, имеющую две ветви с отво3 16553 )9 4

10 дагпг, многоканальный коммутатор 3, состоящий из мультиплексоров, кодирующий блок 4, накопитель 5 частичных сумм, блоки 6 и 7 суммирования, состоящие каждый из сумматора и двух входных регистров, счетчик 8, умножитель

9и коммутор 10.Для повышения быстродействия накопление сигналов сумм осуществляют путем суммирования частичных сумм соответствуюггих И/M (где

И И) следующих друг за другом групп

Л, где A — число уравнений элементов сигнала; N — число следующих

Изобретение относится к радиотехнике и может быть использовано и сис- 20 темах передачи сигналов для адаптивной коррекции искажений.

Цель изобретения — повышение быстродействия.

На чертеже приведен пример вы- 25 полнения устройства для осуществления способа обработки цифровых сигналов по типу предпочтительно адаптивного трансверсального фильтра.

Устройство содержит преобразователь 1 троичного сигнала в сигнал модуля и знака, линию 2 задержки, имеющуи две ветви 2.1 и 2.2 и отводы

2. 1.1)-2. 1 . (N-1) и 2. 2. )-2. 2. (N-1), многоканальный коммутатор опроса 3, содержащий мультиплексоры 3.1. 1-3. 1.W, 3." . 1-3. 2. И, кодирующий блок 4, накопитель 5 частичных сумм, блок 6 суммирования, содержащий сумматор 6.1 и входные регистры 6.2 и 6.3, дополни- 40 тельный блок 7 суммирования, содержаггий сумматор 7.1 и входные регистры

7.2 -и 7.3, счетчик 8, умножитель 9, коммутатор 1г), вход 11.

В предлагаемом способе обработки 45 цифровых сигналов по типу предпочтительно адаптивного трансверсального фильтра используется следующий алгоритм обработки.

В (N 1)-ступенчатом трансверсаль50 ном фильтре величина элемента выходного сигнала, содержащегося во временном элементе k, может быть описана как й-

G = М„С, 55 =о где (Х ° — величины элементов сигнала к., отвода, гоявляющиеся в этом временном элементе в отдруг за другом в группе задержанных элементов сигнала, возможных комбинаций следующих друг эа другом в- группе задержанных элементов сигнала.

При.этом во время каждого шага времени прохождения элементов сигнала с учетом N/W действительных комбинаций задержанных элементов соответствующие сигналы частичных сумм последовательно считывают и суммируют друг с другом с образованием элементов выходного сигнала . 2 с . и 8 з.п.

A-лы, 1 ил ., 3 табл . дельных отводах линии 2 задержки;

С вЂ” N коэффициеHToB фильтра, которые определяют свойстBR фильтра (частотную характеристику, временную характеристику).

В случае адаптивной настройки фильтра отдельные коэффициенты С; фильтра могут быть постепенно установлены посредством итерации, которая может быть описана с помощью формулы

С (к, 1 " (к) 8 к 1) „; где 8 представляет собой так называемую регулирующую величину, которая определяет время установки AHJIbTpR в желаемое состояние и требуемые коэффициенты длины слова и тем самым точность фильтра, которая, однако для обеспечения надежной установки (сходимости фильтра) также не может быть выбрана слишком большой, () является к ошибкой, остающейся по отношению к преследуемой заданной величине рассмотренного элемента выходного сигнала. Вместо такой ошибки можно в случае необходимости использовать только ее л знак зрп() к) как Установочный кРитерий.

Предлагаемое устройство имеет прежде всего на своем входе снабженную отводами (<) 1 2 Зр..., V !, N-1) (N 1)— ступенчатую линию 2 задержки, на вход которой поступает подлежащий обработ— ке цифровой сигнал . В преобразователе 1 подводимый на вход 11 линии 2 задержки подлежащий обработке троичный сигнал прежде всего ггпу рекодируют в пару бинарных сигналов, охватывающую двоичный сигнал модуля н,гвоич1655 .3 >9

l0

20,ный сигнал знака. Линия 2 задержки имеет (3-1)-ступенчатую ветвь 2.1, в которую поступает двоичный сигчал знака, и (N-1)-ступенчатую ветвь в которую поступает двоичный сигнал модуля. Кащ ая группа из W друг за другом следующих отводов линии 2 задержки, имеющей N/W групп отводов, соединена с группой входов, соответствующих этой группе отводов, многоканального коммутатора 3, имеющего N/W групп входов. Многоканальный коммутатор 3 может иметь для каждой ветви 2.1, 2.2 линии задержки соответственно Ы синйазно управляемых с помощью с петчика 8 мультиплексоров

3. 1. 1-3. 1 . W, 3. . 1-3 . "..W с N/Ы входами, соответствующие входы которых подсоединены к соответствующим друг другу отводам отдельных групп отнопов. В примере исполнения, в котором

0=2 друг за другом следующих отводов объединены в группу, при этом образующие такую группу отводы ?.1.0, 2.1.1, имеющие N/W=N/2 таких групп отводов 2.1.0-7..1.(N-1) ветви 2.1 линии 2 задержки, соединены с соответствующими этой группе отводов первыми входами обоих мультиплексоров

3.1.1 и 3.1.W, а следующая группа обоих отводов 2.1.2 и 2.1.3 соединена с вторыми входами этих мультиплексоров и т.д., отводы 2.1.(N- !) и 2.1(N — 1), образующие последнюю группу отводов, соединены с послед— ними входами обоих мультиплексоров

3.1.1 и 3.1.W.

Подобным образом соединены отноды второй ветви,".7 линии задержки с входами мультиплексоров 3.2.1-3.?.W.

Многоканальный коммутатор 3, образованный посредством четырех мультиплексоров 3.1.1-3.2.W, может быть в N!W раз быстрее, чем линия 2 задержки, так что на каждый шаг задержки, т.е. в каждый временной элемент, считываются нсе отводы линии задержки.

Выходы мультиплексоров 3.1.1—

3.2.W подключены к общему кодирующему блоку 4, образованному в примере исполнения посредстном постоянного блока памяти (КОМ), н котором считанная с помощью многоканального коммутатора 3 пара следующих друг за другом элементов троичного сигнала, т.е. соответствующий такой паре элементов троичного сигнала квадруполь, 25

55 может быть перекодировав следующим

1из табл. 1 способом с помощью элсментон двоичного сигнала, появляющихся на соответствующих отводах обоих гетвей !.1 и 2.2 линии задержки.

В табл. 1 в колонках t и приводятся возможные пары следую| их один за другим элементов троичного сигнала, а в колонках тп.1.1, tn.l.М, m.. 1 и m.2.W им соответствующие, появляющиеся на выходах мультиплексоров

3.1.1, 3.1.W, 3.2.1 и 3.2.W биты сигнала знака и сигнала модуля. Появляющиеся на выходах кодирующего блока ч управляющие биты р,-р, соответствующие отдельным кнадруполям битов сигнала знака и сигнала модуля, приведены в табл. 1 в колонках р,-р . При этом управляющие биты р и р, в дополнение к групповому адресу, выданному счетчиком 8, служат выборке накопительных ячеек накопителя 5 сигналов частичных сумм.

В накопителе 5, выполненном при адаптивном фильтровании сигналов, как накопитель считывания и записи (КАИ), накапливают сигналы частичных сумм, соответствующие А N/W возможным комбинациям W друг за другом следующих сигнальных элементов А-значимого циАроного сигнала из N!W друг за другом следующих групп элементов цифрового сигнала из соответствующих, оцененных согласно соответствующей настройке фильтра элементов сигнала отвода.

В рассматриваемом здесь примере исполнения с W=2 и А=З в накопителе 4 под каждым групповым адресом, т,е. соответственно для каждой ) — и группы отводон (с j= 9, ° ..N/W-l), в принципе накапливают частичные суммы, указанные соответственно в колонке F табл . 2, где отдельные слагаемые представляют соответствующие данному индексу коэААициенты Аильтра. Видно, что н принципе накапливают частичные суммы, соответствующие А "=3 =9 возможным комбинациям W=2 следующих друг за другом элементов троичногo сигнала, из соответствующих, оцененных согласно настройке фильтра, т.е. умноженных на соответствующие коэААициенты фильтра

И=2 элементов t < >, t 2- сигнала от-2 - 21-i вода, из которых затем согласно парам р., р управляющих битов — и тем самым : соответствии сп считанными -элементами сигнала отвода считывают частичную сумму.

7 165531) 9 8 .

В табл. 2 н колонке F приведены для 9 во зможных комбинаций

N к-г) (С ---О,..., — — 1) троичных сигк-г)ь ) W

5 палов и для соответствующих табл. 1 уиранляющих битов р., р+ результирующие согласно выражению ф-Г

F(k, j)=,Åàê Ю.-Y CW+V

Y=o к-Ю)-у а)

10 частных сумм и оцененных с помощью коэффициента С фильтра элементов а; сигнала отвода группы из таких элементов сигнала.

ТРебуемая для накопления частичных сумм емкость накопителя уменьшается, если накапливают только отличные от нуля сигналы частичных сумм и если при знакосимметричном цифровом сигнале только однократно запоминают отличающиеся только своим знаком сигналы частичных сумм, причем тогда в течение каждого шага задержки в соответствии с действительной комбинацией элементов цифрового сигнала прибавля- 25 ют или вычитают последовательно считанные сигналы частичных сумм для образования элемента выходного сигнала, а также снова подлежащего запоминанию исправленного сигнала частичных сумм.

Таким образом, как это видно из следующих пояснений работает также схема согласно чертежа.

Выход накопителя 5 частичных сумм соединен с входным регистром 6.2 блока 6 суммирования сигналов, выходной сигнал которого поступает на вход входного регистра 6,3, что позволяет последовательно суммировать сигналы частичных сумм, считываемые для каж- 40 дого шага задержки из накопителя 5.

Причем появляющийся на выходе кодирующего блока 4 управляющий бит (р в табл . 1) указывает прибавляется (при р =1)) или вычитается (при

Z р =1) находящаяся но входном регистг ре 6.2 частичная сумма, посредством управляющего бита (р =0 в табл.1), появляющегося на выходе кодирующего устройства 4, запирается входной регистр 6,2, если мгновенно достигнутая сумма свертки должна оставаться неизменной, так что не происходит ни сложения, ни вычитания. Если в течение элемента задержки были суммияова55 ны сигналы частичных сумм, соответствующие появляющимся в отводах 2.1.1)2. 1 (М-1),;!;! <)-2.:! (N-1) линий задержки элементам цифроньж сигналов, т.е. были последовательно считаны и друг с другом сложены соответствующие сигнали частичных сумм для соответствующего шага задержки н соответствии с N/W действительными комбинациями троичных сигналов, то н заключении на выходе блока 6 получают соответствующий обработанный, т.е.

«отфильтрованный", элемент выходного сигнала 5

Чтобы входной цифровой сигнал был правильно переработан в выходной цифровой сигнал, т.е. в известной степени (во временном диапазоне) отфильтрован, соответствующие желаемой характеристике фильтра сигналы частичных сумм должны быть накоплены в накопителе 5 частичных сумм. В схеме сигналы частичных сумм с процессе адаптации итеративно образуются тем, что каждый из,последовательно считанных сигналов частичных сумм, будучи скомбинированным с корреляционной вели«иной, образует исправленный сигнал частичных сумм, как новый сигнал частичных сумм. Дпя этого выход накопителя 5 соединен с одним входным регистром 7.3 дополнительного блока 7, управляемым также с помощью кодирующего блока и который имеет второй входной регистр 7.2 для появляющегося но вречя каждого шага задержки сигнал

Д ьк ошибки, оцененного с помощью регулирующей величины Я. Выход дополнительного блока 7, на котором образуется сигнал S,, соединен с входом записи накопителя 5.

Сигнал Ь Gy ошибки представляет собой отклонение выходного сигнала G от заданной величины и может быть образован различными способами, например путем вычитания из выходного сигнала G этого же выходного сигнала, оцененного с помощью триггера 1Чмитта.

Сигнал b.б„ ошибки может также быть соответственно усреднен и/или должен также быть эффективным только по свое;му знаку, что здесь, однако, также более подробно не должно прослеживаться.

Сигнал Ь с «ошибки в дополнение к и оценке с помощью регулирующей величи1 ны р может также быть оценен с помощью величины q, т.е. бить умноженным, причем в зависимости от выдаваемого кодирующим блоком управляющего бита р величина q при Р =О) имеет значение

"1« ипи (при Р =1) значение "2«. Как видно из табл. 1 величина q равна!

6553 )9

Т

Е® .1) новая Е(1 -!)старая " ) — " j — к3

55 сумме квадратов с:штлнных Ы . элементов сигнала отводл. 11осредством дополнительной оценки сигнала ошибки с помощью этой суммы квадратов эпе5 ментов сигнала отвода или с помощью т скалярного произведения л „° л вектог к! ра (вектор — строка л ° ) описывающек,) го с помощью своих члстичнь)х компоненВ табл. 2 представлены при цифровом сигнале с тремя значениями (троичном сигнале) и групповом объединении соответственно и=.. элементов отвода девять возможных частичных сумм 1(1,j) . Если вместо этого должен быть обработан двуэначлщий, т.е. имеющий только два значения 1 1 и -1 цифровой сигнал (двоичный сигнал), причем в отличие от чертежа, тогда при отсутствии преобразователя 1 кодов требуется предусмотреть только 25 одну ветвь линии 2 задержки, то при групповом объединении соответственно

W=2 элементов сигналов отвода являются возможными только четыре двухзвенные частичные суммы F табл . 2 °

Вообще накопление частичных сумм при A-значимом, знакосимметричном цифровом сигнале требует емкость накопителя 5 равную: 1/2 А N!W частичФ ных сумм при четном значении А подле35 жащего обработке цифрового сигнала, причем коэффициент 1/2 появляется ввиду того, что при знакосимметрии цифрового сигнала должна быть накоплена только половина возможных вели- 40 чин частичных сумм. При нечетном значении А число подлежащих накоплению величин частичных сумм уменьшается на единицу, так как ) не требуется запоминать, в таком случае требует в 45 ся емкость накопителя 5, равная

1/2(А — 1)N!W частичных сумм.

В табл. 3 приводится число И/И требуемых на шаг задержки арифметических операций для различных длин

50 групп, а также требуемая для накопления частичных сумм емкость накопителя для симметричного двоичного сигнала н для симметричного троичного сигнала.

Видно, что при W=2 получается уменьшение вдвое числа требуемых арифметических операций (в сравнении с 1 =! соответствующим известным ! ов л „„. (с Ч= ),...,Ь вЂ” ) ) с д(- 1/ .-. е з ность элементов цифрового сп) нлпл, появляющихся в k — м временном aIIoìñtlTo в отводах Ilo пинии 2 задержк, пл сл мого себя (вектор — столбец л „., ) в случае необходимости может быть ускорена адаптация члстнчш»х сумм, описывающляся с помощью: трансверслльным фильтром), причем необходимая емкость накопителя при фильтрации двоичного сигнала не поныв шается в то время, как при фильтрации ции троичного сигнала она удвливлется.

Формула изобретения

1. Способ обработки цифровых сигналов по типу предпочтительного адаптивного трансверслльного фильтра, заключающийся в пошаговой задержке времени прохождения элементов сигнала на (N 1) шагов времени задержки, накоплении сигналов, которые соответствуют группе задержанных элементов сигналов, оцениваемых с учетом массовых коэффициентов, причем во время шагов времени прохождения элементов сигналов с учетом действительных комбинаций задержанных элементов сигналов соответствующие сигналы последовательно считывают, суммируют друг с другом с образованием элементов выходного сигнала, отличающийся тем, что, с целью повышения быстродействия, накопление сигналов сумм осуществляют путем суммирования частичных сумм соответствующих N!W (где ЫсИ) следующих друг эа другом групп A где А — чисW ло уравнений элементов сигнала, W— число следующих друг за другом в группе задержанных элементов сигнала, возможных комбинаций следующих друг зл другом в группе задержанных элементов сигнала, при этом во время каждого шага времени прохождения элементов сигнала с учетом М И действительных комбинаций задержлнных элементов сигналов, соответствующие сигналы частичных сумм последовательно считывают и суммируют друг с другом с образованием элементов выходного сигнала.

2. Способ и> и. 1, о т л и ч а юш и и с я тем, что каждый из последовательно считанных сигналов частичных

165531) 9

Знак

Группа троичных сигналов.1.1 m.

О

Ь

1. )

I.

i)

:)

L

О ) L

1

0

I, L

L )

0 !

I, Ь )

О

\)

)

L

0 )

Ь

L

0

L

I.

0 д

0

I.

+1

0 — 1

+ 1

0 — 1

,) — 1

+1

+1

+1

О

О

-1

-1 — 1

О т.

О

r)

1, r)

1, 1 )

I.

L

IL

L сумм скомбинирован с корреляционной величиной и образует исправленный сигнал частичной суммы, который накапливают в качестве нового сигнала час5 тич ных с умм .

3. Способпоп. ", отлич аюшийся тем, что во время каждого шага времени прохождения элементов сигнала отдельные сигналы частичных сумм корректируют в соответствии с появляющейся во время шага времени прохождения элементов сигнала ошибкой выходного сигнала, оцененной с помощью установочной величины. 15

4. Способпоп. 3, отличаюшийся тем, что отдельные сигналы частичных сумм корректируют в соответствии с ошибкой выходного сигнала, оцененной с помощью установочной вели-2р чини и суммы квадратов элементов сигнала.

5. Способ по пп. 1-4, о т л и ч а ю шийся тем, что сигналы часI тичных сумм, различающиеся своим 25 знаком, накапливают однократно, во время шага времени прохождения эле- . ментов сигналов последовательно считанные сигналы частичных сумм либо

- складывают, либо вычитают в соответ- 3р ствии с действительной комбинацией элементов сигнала для образования элемента выходного сигнала или для снова подлежащего запоминанию исправного сигнала частичных сумм.

6. Устройство для обработки цифровых сигналов по типу предпочтительно адаптивного трансверсального фильтра, содержащее линию задержки с (N-1) ступенями отводов, вход ко- 40 торой является входом устройства, блок суммирования и многоканальный коммутатор, о т л и ч а ю m е е с я тем, что введены кодирующий блок, накопитель частичных сумм, а многоканальный коммутатор выполнен с W выходами, где W — число отводов линии задержки в каждой из V!W групп, i — входы которого подключены к отводам

i-й группы из N/W групп отводов линии задержки, выходы многоканального коммутатора подключены к входам кодирующего блока, выходы которого подключены к входам накопителя частичных сумм, выход которого подключен к одному их входов блока суммирования, выход которого соединен с его другим входом и является выходом устройства.

1. Устройство по и. Ь, о т л и— ч а ю щ е е с я тем, что выход накопителя частичных сумм соединен с одним из входов дополнительного блока суммирования, выход которого подключен к входу записи накопителя частичных сумм, а другой вход дополнитепьного блока суммирования является в одом подачи сигнала ошибки, оцененного с помощью установочной величины.

8. Устройство по пп. 6 и 8, о т л и ч а ю щ е е с я тем, что многоканальный коммутатор выполнен в виде

W мультиплексоров с N/W числом входов.

9. Устройство по пп. 6-8, о т л ич а ю щ е е с я тем, что кодирующий блок выполнен в виде постоянного накопителя.

10. Устройство по пп. 6-9, о т л и ч а ю щ е е с я тем, что линия задержки содержит две ветви с (N-1) ступенями отводов, входы которых подключены к двум выходам преобразователя троичного сигнала в сигнал модуля и знака соответственно. !

Таблица 1!

1655309

Таблица 2 г(к,j) Группа троичных сингналов

t t

К-21 К -2,1-

Ь

+Ca

+Сг г!

+С

L

Ь

+С „

C2jtl гр

В

0

Ь

L

О

-С ijt I

"2)+I

-С 2! 2!

1

Таблица 3 I

N/Н

Емкость накопителя

N/ 2ЩФ И/2(3W-1) /W

Составитель С.Музычук

Редактор М.Бланар Техред А.Кравчук КоРРектор Н.Ревская

Заказ 1960 Тираж 448 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина, 101

+1

+1

+1

0

-1

-1

+1

0 — 1

-1

Ij

1

,)

8

N И

N/2 И

И/4 ;!.N

N/8 16.И

N!16 2048 .N

2.N

10.N.

410.N

1345210.N