Дифференцирующее устройство

 

Изобретение относится к вычислительной технике. Цель изобретения повышение точности дифференцирования в широком диапазоне скоростей - достигается за счет использования интегратора, выполненного на переключаемых конденсаторах 15, 16, с помощью которого на выходе усилителя 5 формируется последовательность чистых, без паразитных выбросов, прямоугольных импульсов 1 ип

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G G066 7/18

ГОСУДАРСТВЕННЫИ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4727090/24 (22) 08.06.89 (46) 15.06.91. Бюл, Ф 22 (71) Специальное конструкторско-технологическое бюро с опытным производством

Института проблем криобиологии и криомедицины AH УССР (?2) В.Н.Батраков и С.И.Ткаченко (53) 681.3(088.8) (56) Акцептованная заявка Великобритании

М 1310572, кл. G 06 G 7/52, опублик. 1973.

Авторское свидетельство СССР

М 903902, кл. G 06 6 7/18, 1980.., . Ж „„1656561 А1 (54)ДИФФЕРЕНЦИРУЮЩЕЕ YCTPOACTBO (57) Изобретение относится к вычислительной технике. Цель изобретения — повышение точности дифференцирования в широком диапазоне скоростей — достигается за счет использования интегратора, выполненного на переключаемых конденсаторах 15, 16. с помощью которого на выходе усилителя 5 формируется последовательность "чистых", без паразитным выбросов, прямоугольных импульсов. 1 ил.

1656561

Изобретение относится к вычислительной технике, Цель изобретения — повышения точности дифференцирования в широком диапазоне скоростей, На чертеже представлена схема устройства.

Устройство содержит ключи 1-4, дифференциальный усилитель 5, фазовый детектор 6, элементы И 7 и 8, элемент ИЛИ 9, триггер 10, формирователь 11 импульсов, входной зарядный резистор 12, запоминающие конденсаторы 13 — 16, элемент НЕ 17 и шину 18 тактовой частоты.

Устройство работает следующим образом.

Входной сигнал через резистор 12 и ключи 1 и 2, замыкающиеся поочередно с частотой fTaKT/2, поступает на конденсаторы

13 и 14, образующие с резистором 12 интегрирующую цепочку. Ее постоянная времени соизмерима с длительностью импульсов записи, открывающих ключи 1 и 2, что способствует подавлению входных импульсных помех, С конденсаторов 13 и 14 попеременно изменяющиеся ступенчатые напряжения поступают на вход дифференциального усилителя 5, на выходе которого образуется переменное напряжение прямоугольной формы, амплитуда которого пропорциональна скорости изменения входного напряжения. Это напряжение поступает на вход фазового детектора 6, на управляюший вход которого подается опорное напряжение прямоугольной формы с выхода триггера 10, На выходе фазового детектора б образуется постоянное напряжение, пропорциональное скорости изменения входного сигнала. Выходное напряжение устройства имеет выбросы напряжения противоположной полярности в моменты коммутации ключей 1 и 2.

Для устранения напряжения дрейфа и синфазных помех(по постоянномутоку) служит цепь из запоминающих. конденсаторов 15 и 16 и ключей 3 и 4, образующая интегратор на переключаемых конденсаторах. Импульсы управления ключами 3 и 4 формируются при помощи элементов ИЛИ

9и НЕ17.

Цепь, состоящая из ключей 3 и 4 и конденсатора 15, эквивалентна резистору (при условии, что емкость конденсатора 15 значительно больше емкости конденсатора 16).

Если напряжение на выходе дифференци20

55 ального усилителя 5 содержит только переменную составляющую. то результат интегрирования, представленный напряжением на обкладках конденсатора 16, также будет равен нулю. Если в выходном напряжении дифференциального усилителя 5 появляется постоянная составляющая, то она выделяется на конденсаторе 16 и благодаря наличию в диффеоенциальном усилителе специального входа балансировки немедленно отслеживается.

Формула изобретения

Дифференцирующее устройство. содержащее первый и второй запоминающие конденсаторы, первые обкладки которых соединены с первой входной шиной. вторые обкладки запоминающих конденсаторов соединены с соответствующими входами дифФеоенциального усилителя и с выходами первого и второго ключей, информационные входы которых через зарядный резистор связаны с второй входной шиной, триггер, счетный вход которого соединен с первыми входами первого и второго элементов И и через формирователь импульсов подключен к шине тактовой частоты, прямой и инверсный выходы триггера подключены к вторым входам соответствующих элементов И, выходы которых подключены к управляющим входам первого и второго ключей и к входам элемента ИЛИ, фазовый детектор, управляющий вход которого подключен к инверсному выходу триггера, и третий ключ, управляющий вход которого соединен через элемент НЕ с выходом элемента ИЛИ, о т л. и ч а ю щ е е с я тем, что, с целью повышения точности дифференцирования в широком диапазоне скоростей, в него введены третий и четвертый запоминающие конденсаторы и четвертый ключ, при этом выход дифференциального усилителя соединен с информационным входом фазового детектора и через третий ключ с первой обкладкой третьего запоминающего конденсатора, которая через четвертый ключ соединена с первой обкладкой четвертого запоминающего конденсатора и с входом балансировки дифференциального усилителя, управляющий вход четвертого ключа соединен с выходом элемента ИЛИ, а вторые обкладки третьего и четвертого запоминающих конденсаторов соединены с шиной нулевого потенциала.