Измеритель частотных характеристик четырехполюсника

 

Изобретение может быть использовано при эксплуатации широкополосных систем связи с частотной модуляцией. Цель изобретения - повышение точности измерения. Это достигается за счет организации двухчастотной дискретизации сигналов, которая удовлетворяет требованиям теоремы Котельникова и позволяет физически согласовать гармонические составляющие испытательного и информационного сигналов. Для этого в устройство, содержащее блок 1 памяти, цифроаналоговый преобразователь 2, фильтр 3 нижних частот, исследуемый четырехполюсник 4, аналого-цифровой преобразователь 5, блок 6 дискретного преобразования Фурье и блок 7 вычисления, введены удвоитель 8 частоты, блок 15 управления, последовательно соединенные формирователь 9 гармонических сигналов, перемножитель 10 сигналов, полосовой фильтр 11 и формирователь 12 прямоугольных импульсов, демультиплексор 13, первый 14.1 и второй 14.2 мультиплексоры и блок 16 оперативной памяти. 6 ил.

СОЮЗ СОНЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

А1 ())5 G 01 R 27/28

I

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И СПНРЫТИЯМ

ПРИ ГННТ СССР (21) 4610284/21 (22) 28, 11.88 (46) 07.07.91. Бюл. 9 25 (72) С.О,Бычков, A.Ñ.Äàíèëèí и О.И.Скалозубов (53) 621.317.75(088.8) (56) Авторское свидетельство СССР

У- 1146607, кл. С 01 R 25/02, 1985.

Кachrichten tentechnische Zeitschrift, 1981,- 34, И 1, s. 20 — 21. (54) ИЗМЕРИТЕЛЬ ЧАСТОТНЫХ ХАРАКТЕРИСТИК ЧЕТЫРЕХПОЛОСНИКА (57) Изобретение может быть использовано при эксплуатации широкополосных систем связи с частотной модуляцией. Цель изобретения — повыше.ние точнрсти измерения. Это достигается за счет организации двухчастотной дискретизации сигналов, которая удовлетворяет требованиям

„„ЯО„„Н61679 теоремы Котельникова и позволяет физически согласовать гармонические составляющие испытательного и информационного сигналов. Для этого в устройство, содержащее блок 1 памяти цифроаналоговьпi преобразователь 2, фильтр 3 нижних частот, исследуе— мый четырехполюсник 4 аналогo †цифроной греобразователь 5, блок 6 дискретногс преобразования Фурье и блок 7 вычисления, введены удвоитель

8 асбесты, блок 15 управления, последовательно соединенные формирователь 9 гармонических сигналов, перемножитель 10 снгналгн, полосовой фильтр 11 и формирователь 12 прямоугольнь.х импульсов демультиплексор

13, первый 14.1 и второй 14.2 мультиплексоры и блок 16 оперативной па6 ил.

i66t679

Изобретение относится к измерительной технике, конкретно к средствам определения амплитудно-частотной характеристики (АЧХ) и характеристики группового времени запаздывания (ХГВЗ) нелинейных четырехполюсников, и может быть использовано при эксплуатации широкополосных систем связи с частотной мо- 10 дуляцией.

Целью изобретения является повышение точности измерения за счет организации двухчастотной дискретиЗации сигналов, которые удовлетво- l5 ряют требованиям теоремы Котельнико-

Ва и позволяют физически согласовать .гармонические составляющие испытательного и информационного сигналов.

На фиг. 1 изображена функциональ- 20 ная схема предлагаемого измерителя частотных характеристик четырехполюсника, на фиг. 2 — схема блока управления; на фиг. 3 — схема блока опе" ративной памяти; на фиг.4-6 — спект-, ральные, фазовые и временные диаграммы сигналов. устройство содержит последователь" но соединенные блок 1 памяти; временных отсчетов -испытательного сигнала, 30 цифроаналоговый преобразователь (ЦАП)

2 и фильтр 3 нижних частот (ФНЧ), ис" следуемый четырехполюсник 4, аналого цифровой преобразователь (АЦП) 5, блок 6 дискретного преобразования Фу- 3g рье (ДПФ) и блок 7 вычисления, входы

Которого подключены к соответствующим выходам блока 6 ДПФ, удвоитель 8 час1 оты, последовательно соединенные формирователь 9 гармонического сигнала, 40 перемножитель 10 сигнала, полосовой фильтр 11 и формирователь 12 прямоугольных импульсов, демультиплексор

13, первый 14.1 и второй 14.2 мультиплексоры, а также блок 15 управления, 45 адресные выходы которого подключены к адресным входам блока 1 памяти, блок 16 оперативной памяти, информационные входы которого подключены к информационным выходам АЦП S, а ин- 50 формационные выходы — к информационным входам блока 6 ДПФ.

Исследуемый четырехполюсник 4 содержит смеситель 17 и гетеродин 18.

Блок 15 управления (фиг.2) содержит генератор 19 -тактовых импульсов (ГТИ с частотой F ), счетчик 20, вход которого подключен к выходу

ГТИ 19, а выход младшего разряда является выходом дискретизации блока

15 (для импульсов с частотой Р

2 NF где N определяется требованиями теоремы Котельникова Р = t/Т, Т вЂ” цикл измерения), дешифратор 21 (числа К отсчетов испытательного сигнала (К = 2М), входы которого под" ключены к соответствующим выходам разрядов счетчика 20 (включая младший), параллельный регистр 22, входы которого подключены к соответствующим входам данных блока 15, а вход записи — к входу записи блока 15, сумматор 23, первые входы которого подключены к соответствующим выходам разрядов счетчика 20 (включая младший), вторые входы - к выходам регистра 22, а выходы — к адресным выходам блока

15, счетчик-делитель 24 на два, вход которого подключен к выходу дешифратора 21, а выход - к цикловому выходу блока 15, и элемент ИЛИ 25, первый вход которого подключен к выходу дешифратора 21 второй вход вместе с установочным входом счетчикаделителя 24 — к установочному входу блока 15, а выход — к установочному входу счетчика 20 и к выходу сброса блока 15.

Блок 16 оперативной памяти (фиг.3) содержит адресный счетчик 26, вход и установочный вход которого подключены соответственно к входу дискретизации и входу сброса блока 16, первый и второй коммутаторы 27.1 и 27.2, первые входы которых подключены к соответствующим выходам адресного счетчика 26, а вторые входы — к соответствующим адресным входам блока 16 первый и второй ключи 28.1 и 28.2, входы которых подключены к соответствующим входам блока 16, первый и второй оперативные запоминающие устройства (ОЗУ) 29,1 и 29.2,: входы которых подключены к соответствующим выходам одноименных ключей 28.1 и

28.2, а адресные входы — к соответствующим выходам одноименных коммутаторов 25.1 и 25,2, третий и четвертый ключи 28.3 и 28.4, входы которых подключены к соответствующим выходам первого и второго ОЗУ 29.1 и 29.2, соответственно, элемент

ИЛИ 30, первые и вторые входы кото-1 рого подключены соответственно к соответствующим выходам третьего и четвертого ключей 28,3 и 28.4, à !

16616 выходы — к соответствующим выходам блока 16, при этом управляющий вход блока 16 подключен к выходу "Цикл" блока 15 инверсным управляющим вхоУ

5 дам первого коммутатора 29.1, первого и четвертого ключей 28.1 и 28.4 и первого ОЗУ 29. 1 и прямым управляющим входам второго коммутатора

29.2, второго и третьего ключей 10

28.2 и 28.3 и второго ОЗУ 27 ° 2, а входы дискретизации и считывания первого и второго ОЗУ 29.1 и 29.2 подключены к одноименным входам блока 16. 15

Каждый из ключей 28 является групповым, т.е. представляет собой группу из P элементов И (где P — число разрядов входного цифрового сигнала Ь, (В,) отсчета на входе блока 16),. первые входы и выходы которых являются входами и выходами ключа, а вторые входы объединены и образуют прямой управляющий вход ключа, либо подключены к выходу ин- 25 вертора, вход которого является инверсным управляющим входом ключа, Элемент ИЛИ 29 также является групповым в том же смысле с тем же значением P.

Аналогично коммутатор 27.1 или

27.2 содержит q первых и q вторых элементов И (где q — число разрядов адресного сигнала блока 16 и адресного счетчика 26), первые входы которых являются первыми и вторыми входами коммутатора, вторые прямые входы первых элементов И и вторые инверсные входы вторых элементов И объединены и образуют управляющий вход коммутатора (прямой или инверсный), и q элементов ИЛИ, первые и вторые входы которых порознь подключены к выходам первых и вторых элементов И, а выходы являются выходами коммутатора.

Измеритель частотных характеристик четырехполюсника работает следующим образом (далее в пояснениях заглавными символами обозначаются величины, относящиеся к испытательному сигналу, а строчными — соответствующие величины для информационного сигнала).

Блок 1 памяти заполняется (перед проведением исследования) цифровыми отсчетами В, i = 1, К, где К вЂ” число. отсчетов на длительности выбранного цикла Т испытательного сигна30

В; = U(t)+g(t -i т ) (1) а> или в данном случае

К

В, = U(t) 0(-iT ), 1=1 где T — период диг"<ретизации; о — функция Дирака, которая получена дискретизацией

Фурье-разложения сигнала

М

U(t) =5 А соя(2н пГ t — Д ), (2)

Yl я где Г = 1/Т вЂ” постоянное число,"

1, К, а значения пределов суммирования определяются нижней 1,« и верхней

Р в границами спектра А> сигнала

U(t) (фиг.4) F11/FУ,H F /F (3) (здесь и далее в аналогичных ра— венствах дробные отношения округлены до ближайших целых чисел) .

По адресным сигналам блока 15 управления, следующим с частотой Г дискретизации, эти отсчеты В считываются из блока 1 памяти и поступают в ЦАП 2, где они превращаются в соответствующие последовательные уровни напряжения, сглаживающиеся далее в ФНЧ 3 и образующие на eãо выходе непрерывный испытательный сигнал U(t) (фиг.6), занимающий полосу частот шириной Ь F =F — Г ь ч который подается на вход исследуе— мого четырехполюсника — преобразователя 4 частоты "Вверх" или "Вниз", транспонирующего сгектр сигнала на частоту F гетеродина (на фиг.4 показано смешение вверх на величину

F = Р /F в единицах Р).

Частота дискретизации испытательного сигнала выбрана из требования теоремы Котельникова

F 2Р (4) где, согласно (3), F = NF.

Полученный на выходе ФНЧ 3 аналоговый испытательньп сигнал П() поступает на вход демультиплексора 13, который под действием циклового сигнала поочередно с частотой F циклов

79 ла (фиг.6), Эти отсчеты В; определены расчетом по заданным числовым значениям амплитуд А и и фаз

n = L,Ì испытательного сигнала U(t), Расчет произведен по формуле

1661679

1 = 1.+Г, m = М+Г, R = N-L+1, 30

0 = 201 м+Ag

Р = 2NF, а для сигнала и(t) (6) (13) 40

f = 2 (NF+F.- ), (7) К=.F /F=2N коммутирует его для последующего анализа — на один из входов первого мультиплексора 14.1 и для преобразования на вход исследуемого преобра5 зователя 4 частоты.

Проходя через исследуемый преобразователь 4, входной сигнал U(t), имеющий спектр в виде набора гармоник А„, с фазами Рд (n =, L,N), пре.†. 10 вращается в выходной сигнал u(t) который имеет спектр в виде набора гармоник а „ с фазами (Д,(n = 1,m) . пектр этого сигнала u(t} смещен относительно спектра входного сигнала

U(t) на величину F, поэтому, чтобы

r не утратить физического соответствия .между. этими спектрами,в расчетах принимают значения пределов суммировання 20 (5) где знак плюс берется для преобразователя частоты Вверх, а минус—

II 11 для преобразователя "Вниз".

На входы первого мультиплексора

14.1, управляемого тем же цикловым снгналом с частотой Р, подаются поочередно информационный сигнал u(t) с выхода исследуемого преобразователя 4 и испытательный сигнал U(t) с выхода ФНЧ 3 (через демультиплек-. сор 13),. Эти сигналы с выхода первого мультиплексора 14.1 поочередно через цикл (фиг.6) поступают на вход АЦП, где они в сосецних циклах обрабатываются с разными частотами дискретизации. Для сигнала U(t) z,ITe М, F, Р- определены выше, а сред 15 ства их организации описаны далее отдельно.

В АЦП 5 эти сигналы в соседних циклах поочередно (фиг.6) преобразуются в цифровые отсчеты: сигнал

U(t) — в отсчеты В;, i = 1, К, а сигнал u(t} — в отсчеты Ь

Ф вЂ” 1,1, при этом вследствие различия . в частотах дискретизации (6) и (7) числа отсчетов для этих сигналов так-, 55 же различаются, поскольку длительность Т - "1/Р цикла для них одинакова

k = f /F = 2(М+Г), . (9) где Г = Р /Р— относительная частог та гетеродина (округленная (округленная до целого числа), Цифровые отсчеты В (i = 1,К) и

Ь, (i = 1 k) с выходов АЦП 5 подаются поочередно в соседних циклах (фиг.6) в блок 16 оперативной памяти (в котором.они обрабатываются как описано выше) и далее в блок 6 ДПФ, в котором производится определение их амплитуд и фаз в соответствии с

Фурье-разложением (2) для сигнала .

U(t) и аналогичным разложением для сигнала

if5

u(t) = a cos(2 nF t -СР„) (10)

II Ц где пределы 1, m суммирования смещены относительно прежних пределов

N для (2) на величину Г в соответствии с (5). При этом числа R u

r гармоник для случаев (-2) и (5) совпадают

= m-1+1 = (М+Г)-(1+Г)+1 =М-L+1, (12) Полученные в блоке 6 ДПФ значения

А, Фп (n = L,N) в одном цикле и значения а„, у> (и = 1,m) в соседнем цикле поступают, в блок 7 вычисления, в котором формируются результаты расчета АЧХ и ХГВЗ по формулам (g „-CI ) /2 к F (14) где справа указаны входные величины, а слева — выходные для и 1, m, 1 = 1.+Г, т = М+Г, соответственно для преобразователей "Вверх" и

"Вниз", F =. 1/Т, Т вЂ” длительность цикла измерения входного (испытательного) сигнала U(t) и выходного (информационного) сигнала u(t).

Блок 6 ДПФ формирует необходимые адресные сигналы "Адр" и сигнал "Счит," и считывает требуемые для БПФ отсчеты Ь; (В, ), хранимые в блоке 16 оперативной памяти.

Входной сигнал "Синх", сигнализирует блоку 6 ДПФ о режиме работы

1661679 измерителя (калибровка, измерение?.

Получив этот сигнал, блок 6 ДПФ. переходит на соответствующий режим обработки входного сигнала ° После окончания преобразования блок 6

ДПФ информирует об этом блок 7 вычисления с помощью сигнала "Прер" (прерынание), обменивается с ним обработанной информацией (А, а Р п и(р„). Блок 7 вычисления приостанавливает свою текущую работу и выставляет требуемый адрес "Адр", в котором хранится обработанная блоком 6

ДПФ информация, и сигнализирует об этом сигналом "Сопр",. (сопровождение). Блок 6 ДПФ н ответ на это выдает хранимую информацию (А„, а, Р и(„) и сигнал "Гот", (готовность), информируя блок 7 вычисления об этом. После обмена блок 7 вычисления производит требуемые вычисления по формулам (13) и (14) и выводит исследуемые характеристики в виде графиков на дисплей. С блока 25

7 вычисления можно изменить форму испытательного сигнала с помощью клавиатуры дисплея, входящего в состав блока 7.

Блок 7 вычисления Аормирует для 3р этого .информационные сигналы "Данн," (данные) и сигнал записи "Зап",, которые поступают на блок 15 управления и изменяют начальный адрес считывания испытательного сигнала на величину вводимых данных, тем самым изменяется сам испытательный сигнал, разные формы которого находятся в разных областях блока 1 памяти, Блок

7 вычисления, кроме того, Аормирует 4О

E сигнал "Уст,", который .-осуществляет начальную установку счетчика адреса блока управления, который, в свою очередь, вызывает начальную установку блока 16 оперативной памяти с помощью сигнала "Сбр,", как при включенйи измерителя, так и вначале каждого цикла.

Блок 15 управления формирует сигнал Упр. (управления) с периодом

Т = К/F., который управляет работой демультиплексора 13, мультиплексоров

14.1 и 14.2 и блока 16 оперативной памяти, при этом на вход блока 5

АЦП йспытательный сигнал н нечетных циклах проходит минуя исследуемый четырехполюсник, а в четных циклах проходит через него. Блок 5 АЦП и блок 16 оперативной памяти работают синхронно с частотой F = 2HF н нечетном цикле и f = 2(NF+F ) в четном цикле. Блок 1,6 оперативной памяти осуществляет одновременно запись входных отсчетов b„ текущего цикла и выдачу блоку 6 ДПФ отсчетов В; за предыдущий цикл.

Для организации процесса дискретизации двухчастотного типа (F и f>? используется сигнал гетеродина 18 исследуемого преобразователя 4 частоты Вверхн или "Вниз (фиг. 1).

Этот гармонический сигнал с частотой

Рг подается на вход удноителя 8 частоты, где его частота становится равной 2Р . Одновременно с этим из сигна-. ла дискретизации с частотой F блока

15 управления в формирователе 9 гармонического сигнала образуется аналоговый сигнал с частотой 211Г. Полученные гармонические сигналы с частотами 2NF и 2F подаются на входы пе— ремножителя 10 сигналов, на нь ходе которого образуются сигналы суммарной и разностной частоты 2ИР+2Р, один из которых, отвечающий сигналу исследуемого преобразователя 4, выделяется полосовым Аильтром 11 и подается .на вход формирователя 12 прямоугольных импульсов, на выходе которого образуется сигнал дискретизации с другой частотой f> = Р +2Р ..

Полученные импульсные сигналы двухчастотной дискретизации F u f подаются на входы второго мультиплексора 14.2, который управляется импульсным цикловым сигналом с частотой F синхронно с коммутацией аналоговых сигналов н демультиплексоре 13 и первом мультиплексоре 14.1 (фиг.б).

Такая раздельная днухчастотная дискретизация частотой F для сиг— нала U(t) и частотой Е для сигнала

u(t) позволяет привести в соответствие фаза-частотный анализ сигналов

U(t) и u(t) с их физической при— родой, т ° е. с расположением н фазочастотном пространстве сигналов.

Если исследуемый четырехполюспш, имеет разночастотные вход и выход (как в преобразователях частоты), то в известном это соответствценарушено, что приводит к потере точности (rep— нее достоверности) использованного в нем обычного Аазо-частотного анализа

{с одночастотной дигкретиз",öèeé).

В предлагаемом измерителе обес- печено соответствие частот дискре-

1661679 тизации и положения, анализируемых сигналов на частотной оси, обеспечена фактическая достоверность результатов, т.е. повышена общая точность измерений.

Формула и з о б р е т е н и я

Измеритель частотных характеристик четырехйолюсника, содержащий последовательно соединенные блок памяти временных отсчетов испытательного сигнала, цифроаналоговый преобразователь и фильтр нижних частот, клеммы для подключения измеряемого четырехполюс- 15 ника, аналого-цифровой преобразователь, блок дискретного преобразования Фурье и блок вычисления, входы которого подключены к соответствующим выходам блока дискретного преобразования Фурье, 20 отличающийся тем, что, с целью повышения точности измерения, в него введены удвоитель частоты, блок управления, демультиплексор, первый и второй мультиплексоры, блок оперативной памяти, последовательно соединенные формирователь гармонического сигнала, перемножитель сигналов, полосовой фильтр и формирователь прямоугольных импульсов, выход кото- 30 рого подключен к первому входу второго мультиплексора, второй вход которого подключен к выходу дискретизации блока управления, а выход второго мультиплексора подключен к вхо-, дам дискретизации аналого-цифрового преобразователя и блока оперативной памяти, информационные. входы которого подключены к информационным выходам аналого-цифрового преобразователя, а информационные выходы — к ин-, формационным входам блока дискретного преобразования Фурье, при этом выход фильтра низких частот подключен к входу демультиплексора, первый выход которого подключен к первому входу первого мультиплексора непосредственно, а второй — к второму входу через клеммы,для подключения исследуемого четырехполюсника, выход первого мультиплексора подключен к входу аналого-цифрового .преобразователя, вход удвоителя частоты подключен к дополнительному выходу иссле- дуемого четырехполюсника, выход удвоителя частоты подключен к второму входу перемножителя сигналов, адрес-. ный выход блока управления подключен к адресным входам блока памяти „ временных отсчетов испытательного сигнала, цикловый выход — к управляющим входам демультиплексора, первого и второго мультиплексоров и блока оперативной памяти, выход

"Сброс" - к входу "Сброс" блока оперативной памяти, а выходы Запись", "Данные" и "Установка блока вычислений подключены к соответствующим входам .блока управления.

166 l6?9

Спектр испытат сигнала U(+)

0I23

Спектр информеци сигнала u ($)

iOI23

Алгоритм измерения предлагаеый в прототипе фиг. 4

A, - испытательный сигнал

- информационный сигнал

Составитель Н.Михалев

Редактор М.Янкович Техред М,Моргеитал Корректор-М.Самборская

Заказ 2121

Тираж 414 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101