Дифференцирующее устройство

 

Изобретение относится к вычислительной технике и предназначено для вычисления производных по таблично заданным исходным данным при наложении дополнительных требований на вид функции, аппроксимирующей исходные данные. Цель изобретения - расширение функциональных возможностей за счет учета в вычислениях ограничений на вид восстанавливаемой функции. Устройство содержит входы 1, группу вычитателей 2, входы 3, группу умножителей 4, входы 5, группу умножителей 6, группу сумматоров 7, группу регистров 8, мультиплексор 9, сумматоры 10, 11, вычитатели 12, 13, дешифратор 14, умножители 15, 16, входы 17, вычитатель 18, сумматор 19, входы 20, сумматоры 21 - 24, мультиплексоры 25, 26, счетчик 27, элемент ИЛИ 28, счетчики 29, 30, блоки 31 и 32 синхронизации. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (st>s -G 06 F 7/64

ГОСУДАРСТВЕННЫИ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTKPblTVIRM

ПРИ ГКНТ СССР

«>Q)$ Г

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

b >e Ь

7! Р

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4454873/24 (22) 05.07,88 (46) 30.08.91. Бюл. hk 32 (71) Рыбинский авиационный технологический институт (72).Ю,Д.Жаботинский и В.А.Малышев (53) 681.32 (088.8) (56) Авторское свидетельство СССР

hh 404095, кл, 6 06 Е 7/18, 1964.

Авторское свидетельство СССР

М 1280623„кл. 6 06 F 7/64; 1983. (54)ДИФФЕРЕНЦИРУЮЩЕЕ УСТРОЙСТВО

».. Ж 1674120 А1 (57) Изобретение относится к вычислитель ной технике и предназначено для вычисления производных по таблично заданным исходным данным при наложении допол.нительных требований на вид функции, аппроксимирующей исходные данные.

Цель изобретения — расширение функциональных возможностей за счет учета в вычислениях ограничений на вид восста- . навливаемой функции. Устройство содержит входы 1, группу вычитателей 2, входы 3, группу умножителей 4, входы 5, группу ум1674120 ножителей 6, группу сумматоров 7, группу регистров 8, мультиплексор 9, сумматоры

10, 11, вычитатели 12, 13, дешифратор 14, умножители 15, 16, входы 17, вычитатель 18, Изобретение относится к вычислительной технике и предназначено для вычисления производных по таблично заданным исходным данным при наложении дополнительных требований на вид функции, аппроксимирующей исходные данные.

Цель изобретения — расширение функциональных возможностей за счет учета в вычислениях ограничений на вид восстанавливаемой функции.

На фиг. 1 представлена структурная схема устройства; на фиг. 2 — структурная схема первого блока синхронизации; на фиг. 3 — структурная схема второго блока синхронизации, Устройство (фиг, 1) содер>кит информационные входы 1, группу вычитателей 2, входы 3 задания шага, первую группу умножителей 4, входы 5 первого коэффициента, вторую группу умножителей 6, группу сумматоров 7, группу регистров 8, первый мультиплексор 9, первый и второй сумматоры 10 и 11, первый и второй вычитатели 12 и 13, дешифратор 14, первый и второй умно>кители 15 и 16, входы 17 второго коэффициента, третий вычитатель 18, третий сумматор 19, входы 20 третьего коэффициента, четвертый — седьмой сумматоры 21-24, второй и третий мультиплексоры 25 и 26, первый счетчик

27, элемент ИЛИ 28„второй и третий счетчики 29 и 30, первый и второй блоки синхронизации 31 и 32.

Первый блок синхронизации (фиг. 2) содержит вход 33, триггер 34, генератор 35, элемент И 36, счетчик 37 и дешифратор 38.

Второй блок синхронизации содержит триггер 39, генератор 40, элемент И 41, счетчик

42, дешифратор 43.

При решении ряда технических задач (например, построении программных движений станков с ЧПУ и роботов при обработке лопаток авиационных двигателей) требуется решать задачу интерполяции, которая заключается в определении функции у = f(x), принимающей в заданных узловых точках xt c х2,, х +1 заданные узловые значения ft, fz,...,fn+t, Хорошее качество интерполяции обеспечивает выбор функции у = f(x) в виде эрмитового сплайна третьей степени. сумматор 19, входы 20, сумматоры 21 — 24, мультиплексоры 25, 26, счетчик 27, элемент

ИЛИ 28, счетчик 29, 30, блоки 31 и 32 синхронизации, 3 ил.

При таком выборе функция у = f(x} будет иметь непрерывную производную, Эрмитовый сплайн f(x) с узловыми точками х1, хг„.„xn+1 и узловыми значениями f), 5 fz,. „fn+> можно на отрезке (xi, к +1) задать в виде

f(x) = pt (t)fi+ pz (t)fi+i +уз (t )Г> hi+

+ p4 (t)»f +1

pq (t) =- (1 - t) (1 + 2t)

10 дъ(т}=- 2(3- Pt) (1}

p (t) == t(1 - t)z р< (т) =- - (1 — ) х — xi

»=хi+1 — xi, t—

hi

Величины Г1, Г2,".Хn+t выбираются произвольно и совпадают с производными

f (х 1), f (xz) „. „f (xn+",}.

При построении эрмитового сплайна f(x) по формуле (1) производные Г1, f*z,...,f n+< являются параметрами, выбор которых позволяет удовлетворить дополнительным требованиям, касающимся формы кривой у = f(x). Одним иэ таких требований является выпуклость (например, при обработке поверхности лопатки).

Предположим, что величины xt,...,xn+t и

ft fn+> образуют выпуклую систему исходных дан н ых. Пусть

fi+t — fi

30 М= где i = 1,...,n, hi = xi+t — x>. Предполагается, что Л1 + = Л f, где i = 1,.„,п — 1. Геометрически выполнение этих неравенств означает, что кусочно-линейная функция, принимающая значение Qi в точке xl, является выпуклой функцией. Опишем алгоритм выбора скоростей Г1 „„,f +1, обеспечивающих выпуклость интерполяционного сплайна f(x), Этот алгоритм сводится к решению системы из 2 и-линейных неравенств.

Функция f(x) является выпуклой, если

Г (x) 0 при всех х х xz. Однако на отрезке (хь к +1) эрмитовый сплайн является многочленом третьей степени. Поэтому на этом отрезке его вторая производная

Г (х) является линейной функцией. Отсюда следует, что для выпуклости эрмитового сплайна Г (х) необходимо и достаточно, чтобы

1674120 (3) Г (х!+ О) 0

Г (xi+a — О) > 0 (2) где = 1,...,n.

Используя представление (1), систему 55 неравенств (2) можно переписать в аиде

2Гi + fi+1 — al

Гi + 2f i+> > ai где ai = ЗЛ fi, i = 1...„n.

Будем систему линейных неравенств (3) называть невырожденной, если в области ее решений существует шар достаточно малого радиуса г.

Пусть система (3) не вырождена, а 0 < <

r 5

< - р Тогда ее решение Гi,...,Ãn+1 может быть определено с помощью следующего алгоритма.

Пусть

Г1- Л 1 10

Afi-1 +Лfi

i — 2, ..., n (4)

f n+1=Л fï начальное приближение к решению. Далее производные Г1,...,Г +1 циклически по

i = 1,2, .Ä + 1 перевычисляются согласно следующим привалам.

1 . Вычисляем С = 2 ; + Г!+! . Если

С < а!, то переходим к пункту 2О, Если С >аь то Г! уменьшаем на (а — С) 0,4+ 2I а Г!+1 20 уменьшаем на (ai — С) 0,2 + I и переходим к пункту 2

2, Вычисляем С = Г; + 2f +1. Если

С > а!, то переходим к пункту 3 . Если

С < ai, то Г; увеличиваем на (а — С) 0,2+21, а Г!+1 увеличиваем íà (ai — С) 0,4 + 2! и переходим к пункту Зо.

3, Увеличиваем i на единицу. Если

i = n + 1, то цикл пересчета производных

Г1,...,Гп+! заканчивается. Если и, то переходим к пункту 1О.

Описанный цикл пересчета производных Г1,...,Гп+1 повторяем до тех пор, пока эти производные не стабилизируются, т.е. не будет обеспечено выполнение нера- 35 венств (3) для всех, Если система линейных неравенств (3) противоречива, то такая стабилизация невозможна. В этом случае алгоритм заканчивает работу тогда, когда число повторений цикла пересчета превысит эа- 40 данную величину.

Дифференцирующее устройство работает следующим образом. Перед началом работы производится установка в "0" всех триггеров и счетчиков устройства (цепи ус- 45 тановки в "0" всех триггеров и счетчиков устройства не показаны). На входы 1 подаются значения функции f1,...,f> на входы 3— значения h1,...,hn на входы 5 — число 3, а на входы 17 — число 0,2, на входы 20 — число 50!, При подаче сигнала "Пуск" на вход 33 осуществляется запуск первого блока синхронизации 31 и установка в единичное состояние триггера 34. По первому синхроимпульсу БС 31 в вычитателях 2 вычисляются значения f +> — fi. По второму синхроимпульсу в умножителях 4 вычисляются значения Лп!(Л fi 1 + Л fi)hi по третьему — в умножителях 6 значения

ai = 3 (Afi-1+ Л fi)hi а по четвертому— в сумматорах 7 суммирования значения

Гi = (Л fi + fi+i). После этого первый блок синхронизации блокируется сигналом с четвертого выхода дешифратора 38 и на его выходах сигналов не появляется.

По этому же сигналу с четвертого выхода первого блока синхронизации запускается второй блок синхронизации. По первому синхросигналу с его выхода в регистры 8 записываются значения f i, а содержимое счетчика 27 увеличивается на 1. По второму синхроимпульсу на выходы мультиплексора

9 проходят значения Гi, Г+! и а, где !— содержимое счетчика 27. По третьему синхроимпульсу в блоках 10 и 11 вычисляются

c> = 2f + Г!+! и сг = fi+ 2f !+1, а по четвертому в блоках 12 и 13 — значения ai — с! и

ai — сг . При значениях знаковых разрядов этих блоков "10" и "11" сигнал "1" на первом выходе дешифратора, при значениях "00"—

На третьем. Эти коды соответствуют следующим ситуациям при проверке неравенств (3): коды 10, 11 — не выполняется первое неравенство системы (3): код 00 — не выполняется второе неравенство, 01 — оба неравенства выполняются.

По пятому синхроимпульсу на одном из выходов дешифратора 14 появляется сигнал

"1". Если сигнал "1" на первом выходе (не выполняется первое неравенство), то содержимое счетчика 27 уменьшается на "1". В блоке 15 умножения вычисляется значение

0,2 (а — ci ), по шестому синхроимпульсу в блоке 18 — значение 0,2 (ai — с1) — I, а по седьмому в сумматорах 21 и 22 новые значения 6 = Г + 0,4(а! — с1 ) — 2! и Г+1=

= Г!+1+ 0,2(а — с1 ) — !, По девятому синхроимпульсу новые значения Г! и Гi+> с выходов второго мультиплексора 25 проходят на входы третьего мультиплексора 26 и переписываются в регистры 8 по первому синхроимпульсу блока 32, после чего цикл повторяется, Если сигнал "1" на втором выходе дешифратора

14, то в блоках 16, 29, 23, 24 по соответствующим синхроимпульсам вычисляются значения 0,2 (а; — cz), затем 0,2 (ai — сг ) + и новые значения производных Гi = Г!+1+

+ 0,2 (а — сг )+ I è Г!+1 = f !+1 + 0,4 (а! — сг )+2!.

При появлении сигнала "1" на третьем выхо1674120 де дешифратора 14 сбрасывается счетчик 42 второго 6floKB синхронизации, 4To приводит к выдаче следующего импульса на первом выходе блока 33, Таким образом, при невыполнении первого неравенства системы (3) в соответствующих регистрах 8 будут записаны новые значения Гl и Г1+1 после первого прохода, При этом происходит переполнение счетчика 42 и второй блок синхронизации следующий импульс сформирует на первом выходе, содержимое счетчика 27 станет равным прежнему i. При втором проходе первое неравенство системы (3) будет выполняться гарантированно, содержимое счетчика 27 вновь увеличивается на 1. Если не выполняется второе неравенство системы (3), то в блоках 16, 19, 23 и 24 перевычиспяются новые значения Г1 и f II >, которые проходят на входы соответствующих регистров 8, При этом сигнал "1" на втором выходе дешифратора 14 и содержимое счетчика 27 вновь становится равным . При гоявлении "1" на третьем выходе дешифратора (выполнение обоих неравенств) системы (3) происходит сброс счетчика 43 и происходит переход к новому циклу вычислений.

Реверсивный счетчик 27 имеет коэффициент счета и. После пог арной проверки всех 2п неравенств (3) на выходе переполнения счетчика 27 появляется сигнал, по которому на единицу увел1лчивае ся содержимое счетчика 29, Коэффициент счета счетчика 29 устанавливается ра13ным предельно допустимому числу прохода (как правило, при n%0 число проходов не превышает 100), Если эа это число проходов че удается обеспечить выполнение условий (3), то на выхсде переполнения счетчика 29 появляется сигнал "Останов", который свидетельствует о невозможности решения задачи. По этому сигналу сбрасывается триггер 39.

Считывание результатов, удовлетворяющих условиям (3), с регистров 8 осущес! вляется по сигналу счетчика 29 с выхода переполнения счетчика 30, имеющего коэффициент счета и. Содержимое счетчика 30 увеличивается на "1" при каждом появлении сигнала на третьем выходе дешифратора 14 и обнуляется при каждом появлении сигнала на первом либо втором выходах дешифратора 14.

Формула изобретения

Дифференцирующее устройство, годержащее группу из (и + 1)-го регистра (n + 1 — число точек интерполяции), первую группу умножителей и первый сумматор, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей эа счет учета в вычислениях ограничи5

:0 телей на вид восстанавливаемой функции, в него введены два блока синхронизации, группа вычитателей, группа сумматоров, вторая группа умножителей, три мультиплексора, три счетчика, два умножителя, дешифратор, элемент ИЛИ, с второго по седьмой сумматоры и три вычитателя, причем i-й (i = 2,п) информационный вход устройства соединен с входом вычитаемого I-го

Bûчитателя группы и входом Bû÷èòàòåëÿ (i — 1)-го вычитателя группы, первый и (и + 1)-й информационные входы устройства соединены соответственно с входом вычитаемого первого вычитателя группы и входом вычитателя rl-го вычитателя группы, выходы I-го (и = 1.п) вычитателя группы соединены с входами первого сомножителя i-го умножителя первой группы, выходы которого соединены с входами первого сомножителя I-го умножителя второй группы, выходы которого соединены с информационными входами i-й группы первого мультиплексора, выходы первой группы которого соединены с входами первых слагаемых первого и второго сумматоров, выходы которых соединены с входами уменьшаемого первого и второго вычитателей соответственно, входы вычитаемого которых подключены к выходам второй группы первого мультиплексора, а выходы соединены с входами первых сомножителей первого и второго умножителей соответственно, выходы которых соединены с входами вычитаемого третьего вычитателя и входами первого слагаемого третьего сумматора, входы i-й группы задания устройства (I = 1,n) соединены с входами второго сомножителя i-го умножителя первой группы, выходы i-го (i = 2,п-1) умножителя первой группы соединены с входами первого слагаемого (i — 1)-го сумматора группы и входами второго слагаемого I-го сумматора группы, выходы которого соединены с информационными входами i-го регистра группы, выходы первого и и-го умножителей первой группы соединены с информационными входами первого и (и + 1)-го регистров группы, выходы I-го регистра группы соединены с информационными выходами I-й группы устройства (i = 1, и + 1) и информационными входами (и + I)-й группы первого мультиплексора, выходы третьей группы которого соединены с входами второго слагаемого второго сумматора, входы первого коэффициента устройства подключены к

55 входам второго сомножителя умножителей второй группы, входы второго коэффициента устройства соединены с входами второго сомножителя первого и второго умножителей, входы третьего коэффициента устройства соединены с входами уменьшаемого

1674120

10 третьего вычитателя и второго слагаемого третьего сумматора, с первого по четвертый выходы первого блока синхронизации соединены с входами синхронизации вычитателей группы, умножителей первой группы, 5 умножителей второй группы и сумматоров группы соответственно, кроме того, четвертый выход соединен с первым входом второго блока сЬ нхронизации, выходы знака первого и второго вычитателя соединены с 10 первым и вторым входами соответственно дешифратора, первый вход которого соединен с вторым входом второго блока синхронизации, а второй и третий выходы соединены с входами запуска первого и вто- 15 рого умножителей соответственно, первым и вторым управляющими входами второго мультиплексора соответственно и первым и вторым входами соответственно элементами ИЛИ, выход которого соединен с входом .20 блокировки первого счетчика. информационные выходы которого соединены с управляющими входами первого и третьего мультиплексоров, а выход переполнения соединен со счетным входом второго счетчи- 25 ка, выход переполнения которого соединен с выходом признака невозможности решения устройства и третьим входом второго блока синхронизации, с первого по девятый выходы которого соединены с входами син- 30 хранизации регистров группы и счетнйм входом первого счетчика, входом синхронизации первого мультиплексора, входами синхронизации первого и второго суммато35 ров, входами синхронизации первого и второго вычитателей, входом синхронизации дешифратора, -входами синхронизации третьих сумматора и вычитателя, входами синхрониЗации с четвертого по пятый сумматора, входом синхронизации второго мультиплексора, входом синхронизации третьего мультиплексора соответственно, выходы третьего вычитателя соединены с входами первых слагаемых четвертого и пятого сумматоров, выходы которых соединены с информационными входами первой и второй руппы соответственно второго мультиплексора, выходы которого соединены с информационными входами третьего мультиплексора, выходы которого соедине-, ны с информационными входами регистров группы, выходы третьего сумматора соединены с входами первых слагаемых шестого и седьмого сумматоров, выходы которых соединены с информационными входами третьей и четвертой групп соответственно второго мультиплексора, выходы первой группы первого мультиплексора соединены с входами второго слагаемого четвертого и шестого сумматоров, выходы третьей группы первого мультиплексора соединены с входами второго слагаемого пятого и седьмого сумматоров, выход элемента ИЛИ соединен с входом сброса третьего счетчика, счетный вход которого соединен с первым выходом дешифратора, а выход переполнения подключен к выходу признака появления результата устройства.

1674120

Составитель А. Чеканов

Техред М,Моргентал Корректор Т. Малец

Редактор Н, Горват.

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101. Заказ 2922 . Тираж 373 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, )К-35, Раушская наб., 4/5