Устройство титова в.б. для контроля и линеаризации передаточных характеристик многоканальных преобразователей

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при создании инвариантных к помехам линейных преобразователей. Цель изобретения - расширение функциональных возможностей устройства путем диагностированияконтролируемых многоканальных преобразователей и повышение точности устройства. Устройство содержит блок 3 выявления неисправности преобразователей, блок 4 и вычисления характеристик преобразователей, инвертор 5 и коммутатор 6, подключенные к преобразователям 1, 2, Раскрыто построение блока вычисления характеристик преобразователей . Устройство обеспечивает высокую точность контроля при наличии погрешностей функционирования каждого из преобразователей и непрерывную оценку величин погрешностей их функционирования. 1 з.п. ф-лы, 4 ил.

1 (l9) 01) СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)з G 05 В 23/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4750779/24 (22) 16.10.89 (46} 07.09.91. Бюл. f4 33 (72) В.Б. Титов и К.А, Русинов (53} 621.396(088.8) (56) Авторское свидетельство СССР

М 1350497, кл. 6 01 В 21/00, 1987.

Авторское свидетельство СССР

М 1252933, кл. Н 03 К 13/17,.1984. (54) УСТРОЙСТВО ТИТОВА В,Б. ДЛЯ

КОНТРОЛЯ И ЛИНЕАРИЗАЦИИ ПЕРЕДАТОЧНЫХ XAPAKTEPNCTNK МНОГОКАНАЛЬНЫХ ПРЕОБРАЗОВАТЕЛЕЙ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано при создании инвариантных к помехам линейных преобразователей. Цель изобретения — расширение функциональных возможностей устройства путем диагностирования контролируемых многоканальных преобразователей и повышение точности устройства. Устройство содержит блок 3 выявления неисправности преобразователей, блок 4 и вычисления характеристик преобразователей, инвертор 5 и коммутатор 6, подключенные к преобразователям 1, 2. Раскрыто построение блока вычисления характеристик преобразователей. Устройство обеспечивает высокую точность контроля при наличии погрешностей функционирования каждого из преобразователей и непрерывную оценку величин погрешностей их функционирования. 1 з.п. ф-лы, 4 ил.

1675854

<17 50

j=1(1)Ь, |

Z;,=- K„„Z „„o (4) где r>-гг-и — лнформационные сигналы на . входах 8 и 9 преобразователей соответственно;

Изобретение относится к автоматике и вычислительной технике и может быть использовано при создании инвариантных к помехам линейных преобразователей.

Цель изобретения — расширение функ- 5 циональных возможностей устройства путем обеспечения диагностирования контролируемых многоканальных преобразователей и повышение точности устройства, 10

На фиг. 1 представлена структурная схема устройства; на фиг, 2 — функциональная схемаустройства; на фиг.3 — функциональная схема блока вычисления характеристик преобразователей; на фиг. 4 — граф опера- 15 ций, соответствующий решению системы уравнений, реализуемой на основе устройства.

Устройство содержит первый 1 и второй

2 электрические преобразователи с поста- 20 янными уровнями смещения рабочих точек к1о= го= о, блок 3 выявлечия неисправности преобразователей, блок 4 вычисления характеристик преобразователей, инвертор 5 и коммутатор 6, вход 7 устройства, 25 входы 8 первого преобразователя, вход 9 второго преобразователя, выход 10 первого преобразователя, первый информационный вход 11 блока - 3, первыи информационный вход 12 блока 4, выход 30

13 второго преобразователя 2, второй информационный вход 14 блока 3, второй информационный вход 15 блока 4, выход

16 блока 3, управляющий вход 7 коммутатора и управляющий вход 18 блока 4, вы- 35 ход 19 блока 4, выход 20 коммутатора, его информационные входы 21, 22, сумматор 23 и ген.ератор 24 блока 3.

Блок 4 содержит сумматоры 25-38 с

nepeoro по четырнадцатый, узлы 39-42 де- 40 ления с первого по четвертый, три узла 43 45 умножения, три узла 46 — 48 оперативной памяти, включающие коммутаторы в первом узле 49, во втором 50, третьем 51 и ячейки 52 — 54 памяти. 45

Справедливы формулы л2 6 +13 -2

К = >

Мл м2 Z,, 2 М,;+V2; К„Z>, z1J=z1Q+z1Q =М 1), / гг>=2го+ го =Мг, Мц=Мг, j- 1, 2. (6)

Первое алгебраическое уравнение. Первый режим раба ы коммутатора 6

l, =- 1, z» = гю + 1о + кругл + Й, / г1 = Z2Q + Z7Q кг"г + и (7) k1=k2=k1 — чувствительности величин кц и zzl к изменению сигналов r> и гг соответственно;

z1Q=z2Q=zl0 — смещения, подаваемые на входы 8 и 9 первого 1 и второго 2 преобразователей;

zi0=z2Q=>lo — смещения, подаваемые на входные сумматоры блока 4;

Д,у,, Q-,, + — изменения величин о, ri и k вследствие воздействия на преобразователи дестабилизирующих факторов;

Мц, Мг — постоянные величины, Возможны четыре варианта изменения величины гя в зависимости от полярности информационных сигналов ri на входах 8 и 9 преобразователей. Каждому варианту соответствует линейное алгебраическое уравнение относительно информационного сигнала r и погрешностей Ai.

Коммутатор 6 имеет два режима работы в зависимости от наличия сигнала на управляющем входе 17. Первым режимом работы коммутатора является соединение выхода 20 и входа 21. Вторым режимом работы является соединение выхода 20 и входа 22.

На один вход сумматора 25 подано постоянное смещение, равное значению величины 6о . Смещения zzQ поданы на входы сумматоров 27, 30 и 31. На один вход узла

43 подано смещение (Рг+1)С/2. Смещение, соответствующее константе "1", подано на входы сумматоров 32, 34, 35 и 36, Выходом 19 устройства является выход узла 48, вкл1ачающий три составные части (с первой снимают сигнал, соответствующий величине с, с второй — величине д1, а с третьей — величине ог).

Управление блоком 4 осуществляют путем подачи тактовых прямоугольных импульсов на управляющий вход 18, Вход 18 связан с управляющими входами коммутаторов 49-51. Коммутаторы 49 и 50 являются нормально замкнутыми, а коммутатор 51— нормально разомкнутым.

Первое и второе алгебраические уравнения реализуют следующим образом. В исходном состоянии, при отсутствии информационных сигналов на входах 8 и 9 преобразователей г1=гг=О, назначают величины смещений

1675854 где

2е=д1- дг— (15) Р2 УМ4 k r"

У - ro

1 г а

Kz= >

22o 2 20 2

> 4,= го 20

5„= Cq= E, Е„ (9) д1+дг =

1 — Рг Умз

Откуда

z1J = z10 + 210 + гго = М1). гг) =гго= Мг); J =3,4. (11) 40

6= C{ +1) Р2УМ3

{ ) 2

И8) 09) (20) 45 (12) Z23 = Z20 д1 +дг—

1 — Рг Умз (13) 55

Подставив выражения (7) в порождающий многочлен (1), получим (2+{1-Р )У „1Я+ {1-P,У«)д, {1+У«) =(Р, 1) У„, Р,+1 й1

У = К,б =—

Mf р r z

1 ra

Второе алгебраическое уравнение. Второй режим работы коммутатора 6 15

J=2 z12=z1o +z1o — k1r1+ -Ë1, Z22=Z20 +Z20 К2Г2+ Л 2.

Подставив выражения (9) в порождаю--20 щий многочлен (1), получим (Р1 + 1) УМ2е+(1 - Р1Умг) д1-(1 + Умг) дг=

=(Р1+1) УМ2 i (10)

Р1 +1 где Умг= К2

Р1

Сигналы, соответствующие величинам

z11 и z12, снимают с выхода сумматора 25, Сигналы, соответствующие величинам z21 и 30

z22> снимают с выхода сумматора 27.

Третье и четвертое алгебраические уравнения реализуют следующим образом, В исходном состоянии при отсутствии информационных сигналов на входах 8 и 9 преобразователей г1=г2=0, назначают ве- . личины смещений

Третье алгебраическое уравнение. Первый режим работы коммутатора 6!

=3 Z13 = (210 +z10 — к1г1+ Л 1) +

+ (z20- ггг+ й), Подставив выражения (12) в порождающий многочлен (1), получим

50 где Умз=

Р2+1 220

Кз, С =1+ —, Р2 гю

Четвертое алгебраическое уравнение.

Второй режим работы коммутатора 6

J=4, z14 = (210 +г 10 — k1r1+ Л 1) +

+ (гго k2r2+ Й) (14)

z24 = 220

Подставив выражения (14) в порождающий многочлен (1), получим

P2+1 где УМ4 = К4, Рг

Сигналы, соответствующие величинам

21з и z«, снимают с выхода сумматора 26.

Величины z23 и z24 задают в виде смещения гго, подаваемого на входы сумматоров 27, 30 и 31.

Таким образом, на основе двух преобразователей, включенных по балансной схеме, при преобразовании последовательно парафазных и синфазных сигналов реализуют систему уравнений (И- р) у„„1 «- р, У,) 4{1 + Y „) 3 = { р„+ " ) ум1 )

{Р )YE {1 РУ, ) (< V,gд 2={Р ")У

2е-д1 -b2—

Р2 УМ4 1

Порядок функционального диагностирования преобразователей состоит в следующем., Исходя из максимально возможных значений входных информационных сигналов Ir1l= Ir2I =r на основе выражений (6) и (11) задают смещения z1o, 210, z20, zãî.

Мц макс Ir1l-, M2) >макс гг I, J=1(1)4.

На вход преобразователей последовательно подают сначала парафазные ! г1! = I-гг I, а затем синфазные сигналы

r1=r2, чередуя режимы работы коммутатора 6. При атом с выходов преобразователей 1 и 2 получают сигналы, 1675854

Rl=zio k

На основе порождающего многочлена (1) и выражений (7), (9), (12), (14) для каждого из вариантов изменения величин z< и zz рассчитывают с помощью блока 4 величину

К1, используя сигналы Ri1 с выходов 10 и 13 преобразователей.

Рассчитывают коэффициенты уравнений (16) с помощью блока 4.

Реализовав таким образом систему уравнений (16), определяют неизвестные величины С, д1 и д2 с помощью блока 4.

Устройство работает следующим образом.

Пусть преобразователи функционируют без погрешностей. Об этом свидетельствует отсутствие напряжения на выходе сумматора 23. Генератор 24 не включен. На выходе 19 устройства значения сигналов равны нулю.

Информационный сигнал с входа 7 устройства через инвертор 5 и коммутатор 6 поступает на вход 8 преобразователя 1 и непосредственно на вход 9 преобразователя 2. Сигналы на входах 8 и 9 преобразователей 1 и 2 являются парафазными. Сигналь| с выходов 10 и 13 преобразователей используют в информационно-измерительной системе беэ обработки. Устройство контроля и линеаризации постоянно контролирует величину погрешности функционирования преобразователей 1 и 2 путем сложения сигналов с выходов 10 и 13 в сумматоре 23 блока 3 и рассчитывает величины (Ум и

Умз), Расчет величин Ум, Умз осуществляют путем подачи сигналов с выходов 10 и 13 преобразователей на входы 12 и 15 блока 4 состветственно. Реализуют уравнения (8) и (13), Сигналы преобразуются в сумма. торах 25 — 31 и узлах 39 и 40 деления, Сигнал, соответствующий величине Ум1, получают на выходе узла 39 делсния, а сигнал, соответствующий величине Умз, на выходе узла 40 деления. Сигнал Ум1 запоминают в ячейке э2, худа он поступает через нормально замкнутый коммутатор 49. Сигнал Умз дополнительно преобразуют в сумматоре 35, узлах умножения 43 и деления 42, получая таким образом сигнал, соответствующий величине

Ь/2, используемой в дальнейшем при расчете величин Е, д1 и д2, Сигнал Ь/2 поступает в ячейку 53.

При возникновении погрешностей функционирования в преобразователях 1 и/или

2 на выходе сумматора 23 появляется сигнал, включающий генератор 24, прямоугольный импульс которого поступает на управляющий вход 18 блока 4 и таким обра5

55 зом на управляющие входы коммутаторов

49-51, а также на управляющий вход 17 коммутатора 6.

Коммутаторы 49 и 50 размыкают электрические цепи, способствуя запоминанию величин Ум и Ь/2 в ячейках 52 и 53 соответственно. Коммутатор 51 подключает ячейку

54 к сумматорам 37, 38 и узлу 44 умножения для запоминания величин е, д> и д, которые буду» рассчитаны. Коммутатор 6 подключает вход преобразователя 1 непосредственно к входу 7 устройства, Таким образом, на входы 8 и 9 преобразователей 1 и 2 поступает синфазный сигнал. Сигнал на выходе сумматора 23 остается отличным от нуля. Генератор не выключается, Сигналы с выходов 10 и 13 преобразователей 1 и 2 поступают на входы 12 и 15 блока

4 соответственно. На основе сумматоров

25 — 31 и узлов 39 и 40 деления рассчитываются величины Умг и Ум4. Величину Ум4 при расчете величин е, д1 и dz(приданном конкретном варианте исполнения блока 4) не используют, Коммутатор 50 разомкнут.

Сигнал, соответствующий величине Умз (с выхода делителя 39) поступает одновременно с сигналами, соответствующими величинам Ум и Ь/2 (из ячеек 52 и 53), на входы сумматоров 32, 33, 34 и 36. Эти три сигнала преобразуются сумматорами 32 — 34 и 36 — 38, узлами деления 41 и умножения 44 и 45. Реализуются уравнение (10) и формулы (17), (19) и (20). На вход коммутатора 51 поступают три сигнала, соответствующие величинам е, д> и д2. Сигнал а поступает с выхода узла 44 умножения, сигнал д1 - с выхода сумматора 37, а сигнал дз — с выхода сумматора 38, Коммутатор 51 замкнут, поэтому сигналы, соответствующие величинам я, д1 и д2, поступают в ячейку 54, Граф операций расчета величин а, д1 и д2 представлен на фиг. 4 и соответствует функциональной схеме блока 4 (фиг, 3), В момент окончания действия прямоугольного импульса коммутатор 6 и коммутаторы 49-51 возвращаются в исходное состояние. Если погрешности функционирования преобразователей 1 и 2 отсутствуют, сигнал на выходе сумматора 23 нулевой, генератор 24 выключен, устройство контролирует величину погрешностей. Л1, h,2 функционирования преобразователей 1, 2 и рассчитывает величины Ум и Ь/2. При появлении погрешностей генератор 24 включается, генерирует прямоугольный импульс и процессы расчета величин е, ä и

5 повторяются.

1675854

Пример. Пусть lrl S 10, Поэтому назначим

М11=М12=15, М21=М22=15

М1з=Ч14=25, М2з=М24=5.

Считаем, что с выходов 8 и 9 преобразователей 1 и 2 при парафаэных входных сигналах получены сигналы й1п =6, В2п =-3 и сигналы R1c= — 4, R2c= — 3 при синфазных сигналах

К = —

К2 4 !

З 198

7 к„= — ив

IN 11 11- 21 Z 1= Q i

1 ум2 F$

3 нз 1Ь5

7 " Ф 115

212 -= 11;

Р2 -5 ; У 1З = 2Ц; 2= 1? i(Zgg =5;

22„- 5;

2,,= 18;

11E + 4д1 — 7д2 = 3, E — 12д1 + 11д2 = 1, д1 +a2

5

2е — д1 — д2 = —, 7

В результате решения системы уравнений получим

1 1 2 е=3 д1 = .д2 =

15 15

Отсюда -5, Л1=1, Л2=2.

Формула изобретения

1. Устройство для контроля и линеаризации передаточных характеристик многоканальных преобразователей, содержащее блок выявления неисправностьи преобразователей, блок вычисления характеристик преобразователей и инвертор, вход которого является входом устройства для ввода сигнала, равного подаваемому на один иэ контролируемых преобразователей, входы устройства для подключения выходов двух контролируемых преобразователей соединены с первыми и вторыми информационными входами блока выявления неисправности преобразователей и блока вычисления характеристик преобразователей, выход которого является информационным выходом устройства, о т л и ч аю щ е е с я тем, что, с целью повышения точности устройства и расширения его функциональных возможностей путем обеспечения диагностирования контролируемых многоканальных преобразователей, в устройство введен коммутатор, первый информационный вход которого соединен с входом устройства для ввода сигнала, равного подаваемому на один из контролируемых преобразователей, второй информационный вход коммутатора связан с выходом инвертора, управляющие входы коммутато5 ра и блока вычисления характеристик преобразователей подключены к выходу блока выявления неисправности преобразователей, выход коммутатора служит выходом устройства для подачи сигнала на другой

10 контролируемый преобразователь

2. Устройство по и. 1, отл и ч а ю щ е ес я тем, что блок вычисления характеристик преобразователей содержит четырнадцать сумматоров, четыре узла деления, три узла

15 умножения и три узла оперативной памяти, входы первых слагаемых первого, третьего и седьмого, десятого и двенадцатого сумматоров, прямые входы восьмого и одиннадцатого и инвертирующий вход шестого

20 сумматоров и вход первого сомножителя первого узла умножения служат для ввода постоянных величин вычислений, вход второго слагаемого первого сумматора связан с первым информационным входом блока, а

25 выход соединен с входами первых слагаемых второго, четвертого и пятого сумматоров, второй информационный вход блока подключен к входам вторых слагаемых второго и третьего сумматоров, выход второго

30 сумматора соединен с прямым входом шестого и с входом второго слагаемого седьмого сумматора, выходы которых связаны соответственно с входами делимого и делителя второго узла деления, выход которого

35 подключен к входу второго сомножителя первого узла умножения и к инвертирующему входу одиннадцатого сумматора, выход третьего сумматора соединен с входами вторых слагаемых четвертого и пятого сум40 маторов, выходы которых связаны соответственно с входами делимого и делителя первого узла деления, выход которого подключен к информационному входу первого узла оперативной памяти и к инвертирую45 щим входам восьмого и девятого сумматоров, выход первого узла оперативной памяти соединен с прямым входом девятого сумматора, с первым прямым входом тринадцатого сумматора и с входом второго

50 слагаемого десятого сумматора, выход которого связан с входом первого сомножителя третьего узла умножения, выход которого подключен к второму прямому входу тринадцатого сумматора, а вход второго сомно55 жителя, прямой вход четырнадцатого сумматора и вход второго слагаемого двенадцатого сумматора соединены с выходом второго узла оперативной памяти, информационный вход которого связан с выходом четвертого узла деления, вход делимого ко1675854

Риг.д торого подключен к выходу первого узла умножения, а вход делителя — к выходу одиннадцатого сумматора, входы делителя и делимого третьего узла деления соединены соответственно с. выходами восьмого и девятого сумматоров, а выход связан с входом первого сомножителя второго узла умножения, вход второго сомножителя которого подключен к выходу двенадцатого сумматора, а выход — к инвертирующему входу тринадцатого сумматора и к первому информационному входу третьего узла оперативной памяти, второй информационный вход которого соединен с выходом четырнадцатого сумматора, инвертирующий вход

5 которого и третий информационный вход третьего узла оперативной памяти связаны с выходом тринадцатого сумматора, управляющие входы всех узлов оперативной памяти подключены к управляющему входу

10 блока, выход третьего узла оперативной памяти связан с выходом блока.

1675854

Чиъ

"и4

Составитель В. Воронков

Техред M.Mîðãåíòàë Корректор О. Кравцова

Редактор В. Данко

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

Заказ 3002 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5