Устройство для регистрации сейсмических сигналов

 

Изобретение относится к области геофизического приборостроения и может быть использовано в качестве автономного регистратора низкочастотного сейсмического сигнала. Цель изобретения - увеличение объема записи и повышение качества воспроизведения. За счет введения дельтамодулятора снижается частота квантования при оцифровке аналогового сигнала, что ведет к снижению необходимого объема памяти цифровой информации. Кроме того, использование при записи и воспроизведении одних и тех же блоков регистратора, коммутируемых переключателем режима работы, .приводит к снижению материальных затрат и повышению точностью восстановления аналогового сигнала из цифровой последовательности. 1 з.п.ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 01 V 1/24

ГОСУДАРСТВЕННЫИ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

K АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4711179/25 (22) 27.06.89 (46) 30.09.91. Бюл, М 36 (71) Баженовская городская экспедиция

Уральского производственного геологического обьединения "Уралгеология" (72) Л.Н.Сенин (53) 550.83 (088.8) (56) Авторское свидетельство СССР

В 1255978, кл. G 01 Ч 1/24, 1986.

Патент США М 4616349, кл. G 01 V 1/24, опублик. 1986. (54) УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ

СЕЙСМИЧЕСКИХ СИГНАЛОВ (57) Изобретение относится к области геофизического приборостроения и может

Изобретение. относится к геофизическому приборостроению и может быть использовано в качестве автономного регистратора низкочастотного сейсмического сигнала.

Цель изобретения — увеличение объема записи и повышение качества воспроизведения.

На фиг. 1 приведена блок-схема устройства для регистрации сейсмических сигналов; на фиг. 2 — схема блока адаптации; на фиг. 3 — временные диаграммы преобразования входного напряжения на боках устройства.

Устройство (фиг. 1) содержит усилитель

1, интегратор 2, генератор 3 тактовых импульсов, переключатель 4 режима работы, блок 5 памяти, блок 6 адаптации, триггер 7

„„Я „„1681288 А1 быть использовано в качестве автономного регистратора низкочастотного сейсмического сигнала, Цель изобретения — увеличение объема записи и повышение качества воспроизведения. За Счет введения дельтамодулятора снижается частота квантования при оцифровке аналогового сигнала, что ведет к снижению необходимого объема памяти цифровой информации. Кроме того, использование при записи и воспроизведении одних и тех же блоков регистратора, коммутируемых переключателем режима работы, приводит к снижению материальных затрат и повышению точностью восстановления аналогового сигнала из цифровой последовательности. 1 з.п.ф-лы, 3 ил. задержки на такт, компаратор 8, блок 9 вычитания и фильтр 10 низкой частоты.

Выход входного усилителя 1 через контакты переключателя 4 режима работы соединен с входом ФНЧ 10, выход ФНЧ 10 подключен к первому входу блока 9 вычитания, выход которого соединен с входом компаратора 8, выход компаратора 8 соединен с информационным входом триггера 7 задержки на такт, а выход последнего через контакты переключателя 4 режима работы подключен к входам блока 5 памяти, блока 6 адаптации, причем выход блока 5 памяти соединен с нормально разомкнутым контактом переключателя 4 режима работы, вход интегратора 2 подключен к выходу блока 6 адаптации и выход интегратора 2 через нормально замкнутые контакты переключателя 4 ре1681288

15

55 жима работы соединен с вторым входом блока 9 вычитания. Тактовые входы триггера 7 задержки, блока 5 памяти и блока 6 адаптации подключены к соответствующим выходам генератора 3 тактовых импульсов.

Переключатель 4 режима работы служит для переключения режимов работы регистратора "Запись" — "Воспроизведение".

На схеме переключатель находится в режиме "Запись", при этом петля обратной связи дельта-модулятора, включающая блок 9 вычитания, компаратор 8, триггер 7 задержки на такт, интегратор 2 и блок 6 адаптации, замкнута.

Блок 6 адаптации (фиг. 2} содержит двухраэрядный сдвиговый регистр 11, две схемы 12 и 13 совпадения И, схему 14 объединения по WIN, корреляционный фильтр

15, сумматор 16, амплитудно-импульсный модулятор 17 и преобразователь полярности 18, Временные диаграммы (фиг. 3) характеризуют сигналы на выходах: 19 — усилителя

1, 20 — фильтра 10, 21 — интегратора 2, 22— блока 9 вычитания, 23 — генератора 3 тактовых импульсов, 24 — триггера 7, 25 — преобразователя полярности 18 и 26 — блока 6 адаптации.

Устройство работает следующим образом.

В режиме "Запись" входной аналоговый сигнал усиливается на входном усилителе 1 и через нормально замкнутые контакты переключателя 4 режима работы поступает на ФНЧ 10, а с выхода ФНЧ 10 в виде напряжения U приходит на первый вход блока 9 вычитания. Разностный сигнал е с выхода блока 9 вычитания поступает на вход компаратора 8, где оценивается ho величине и формируется в последовательность и 1. Триггеры 7 задержки преобразует последовательность + 1 в логические уровни с одновременной задержкой информации на один такт. С выхода триггера 7 задержки цифровая последовательность через нормально замкнутые контакты переключателя 4 режима работы поступает на вход блока 6 адаптации, где формируются уровни напряжения и Ч. На интеграторе 2 последовательнесть "= Ч суммируется и преобразуется в аппроксимирующий сигнал V*, который через нормально замкнутые контакты переключателя 4 режима работы возвращается на второй вход блока 9 вычитания для сравнения с аналоговым сигналом, Происходит замыкание петли обратной связи дельта-модулятора.

Между триггером 7 задержки и интегратором 2 включен блок 6 адаптации, работающий следующим образом.

При изменении крутизны входного сигнала цифровая последовательность на выходе триггера 7 задержки характеризуется определенным чередованием логических нулей и единиц. Блок 6 адаптации, анализируя эту последовательность, формирует управляющее напряжение, с помощью которого происходит амплитудная модуляция дельта-кода. Но в зависимости от амплитуды подводимых к интегратору импульсов меняется и амплитуда приращения аппроксимирующего напряжения U* на выходе интегратора 2. Данное приращение является шагом квантования Л. Чем круче входной сигнал, тем больше шаг квантования, и наоборот, Включение блока 6 адаптации приводит к реализации схемы компандерного или адаптивного дельта-модулятора (АД М).

Рассмотрим более подробно работу блока 6 адаптации, Изменяемым параметром в адаптивной дельта-модуляции является шаг квантования, который находится в прямой зависимости от амплитуды подводимых к интегратору импульсов..

С увеличением крутизны входного сигнала на регистр 11 блока адаптации проходят пачки импульсов, состоящие из символов лог. О или лог 1, причем чем круче входной сигнал, тем больше однотипных символов будет в пачках, На схемах И и ИЛИ 12 — 14 построена схема ИСКЛЮЧАЮЩЕЕ ИЛИ, работающая следующим образом.

Если в ячейки памяти регистра записывается последовательность логических нулей или логических единиц, то на выходе схемы ИЛИ 14 будет присутствовать уровень лог. 1. Если же на прямых и инверсных выходах регистра чередуются лог, 1 и лог. 1, то на выходе схемы 14 ИЛИ будет присутствовать лог. О. Так как выход схемы ИЛИ подключен к входу корреляционного фильтра 15, то увеличение плотности однотипных символов в цифровой последовательности приведет к увеличению уровня напряжения

Чф на выходе корреляционного фильтра 15.

Сумматор 16, на который поступает на и ряжение Чф можно рассматривать как пороговое устройство, срабатывающее при Vy>V, где Vo- некоторое постоянное напряжение,. определяющее заданное минимальное значение амплитуды импульсов на входе интегратора дельта-модулятора. С выхода сумматора управляющее напряжение Ч по6

1681288

15

25

35

45

55 дается на модулирующий вход амплитудноимпульсного модулятора 17. В качестве

АИМ 17 используется биполярный кремниевый транзистор, на базу которого подается управляющее напряжение Vy, а управляемая цифровая последовательность передается по каналу эмиттер — коллектор на интегратор дельта-модулятора. Таким образом. при напряжении Чф < V< кодер работает в режиме линейного дельта-модулятора

ЛДМ, а начиная с уровня Чф > Чо на выходе сумматора напряжение возрастает, канал эмиттер — коллектбр модулирующего транзистора открывается сильнее, увеличивается амплитуда импульсов цифровой последовательности, поступающей на вход интегратора дельта-модулятора, т.е. увеличиваются по амплитуде уровни и V в пределах.каждого тактового интервала, а это приводит к увеличению шага квантования

Лили к повышению скорости роста аппрок* .симирующего напряжения U, кодер переходит в режим АДМ, что позволяет исключить режим перегрузки по крутизне.

Анализ работы схемы АДМ показывает, что возможно значительное уменьшение частоты квантования при сохранении разрешающей способности. Например, если в линейном дельте-модуляторе обеспеченйе необходимого соотношения сигнал-помеха при заданном динамическом диапазоне и полосе входного сигнала происходит на частоте квантования 50 кГц, то при введении узла адаптации, анализирующего цифровую последовательность в двухразрядной схеме сравнения, возможно уменьшение частоты тактирования дельта-модулятора до 0,5-1 кГц, т.е. в 50-100 раз, без ухудшения разрешающей способности. Поэтому в предлагаемом устройстве цифровая последовательность с выхода триггера 7 задержки поступает непосредственно в блок 5 памяти без дополнительного переквантования. Работой блока 5 памяти управляет генератор 3 тактовых импульсов.

В режиме "Воспроизведение" переключатель 4 режима работы разрывает цепь обратной связи дельта-модулятора. В этом случае цифровая последовательность с вы. хода блока 5 памяти поступает на вход блока 6 адаптации. Напряжение + Ч с выхода блока 6 адаптации подается на вход интегратора 2. Через контакты переключателя 4 режима работы выход интегратора 2 подключается к входу Ф НЧ. Происходит восстановление и фильтрация сигнала. С выхода

ФНЧ 10 восстановленный сигнал подается на узел визуализации. Блок 6 адаптации в режиме "Воспроизведение" работает так же, как и в режиме "Запись".

На фиг. 3 показаны временные диаграммы преобразования входного напряжения на элементах устройства.

На фильтр низкой частоты приходит аналоговый сигнал 19, который фильтруется и преобразуется в напряжение Uzo, подводимое к одному из входов блока 9 вычитания. На второй вход блока 9 вычитания подается напряжение Uz>*, аппроксимирующее аналоговый сигнал Uy. Разностный выходной сигнал е обозначен как 22. Работой триггера 7 задержки блока 6 адаптации управляет генератор 3 тактовых импульсов

23. С выхода триггера 7 задержки на вход . блока 6 адаптации поступает информационная последовательность в виде двоичного бинарного кода 24. На преобразователе полярности блока 6 адаптации данная последовательность преобразуется в симметричные двуполярные импульсы 25, которые подаются на амплитудно-импульсный модулятор, также входящий в состав блока 6 адаптаЦии. С выхода блока 6 адаптации на вход интегратора 2 приходит промодулированная по амплитуде импульсная последовательность 26. Интегратор 2 преобразует данную последовательность в аппроксимирующее напряжение U* с точностью до дискрета, повторяющее аналоговый сигнал U.

Переключатель 4 режима работы предлагаемого устройства обеспечивает коммутацию блоком таким образом, что одни и те же узлы-интегратор 2, блок 6 адаптации и ФНЧ 10 — используются дважды: в режиме "Запись" и в режиме "Воспроизведение". Такое построение схемы позволяет уменьшить материальные затраты при одновременном повышении качества воспроизведения сигнала.

Формула изобретения

1. Устройство для регистрации сейсмических сигналов, содержащее усилитель, фильтр низкой частоты, последовательно соединенные блок вычитания, компаратор и триггер, а также интегратор, блок памяти и генератор тактовых импульсов, выход которого соединен с управляющими входами триггера и блока памяти, о т л и ч а ю щ е ес я тем, что, с целью увеличения объема записи и повышения качества воспроизведения, в него введены блок адаптации и переключатель режима работы, при этом выход усилителя соединен с первым переключающим контактом переключателя режима работы, первый нормально замкнутый

1681288 памяти, ЬЫХОО и второй нормально замкнутый контакты которого соединены с входом фильтра низкой частоты, выход которого соединен с первым входом блока вычитания, второй вход которого соединен с вторым нормально замкнутым контактом переключателя режима работы, второй переключающий контакт которого соединен с выходом интегратора, вход которого соединен с выходом блока адаптации, управляющий вход которого соединен с выходом генератора тактовых импульсов, третий и четвертый .нормально замкнутые контакты переключателя режима работы соединены с выходом триггера, третий и четвертый переключающие контакты переключателя режима работы соединены соответственно с входами блоков памяти и адаптации, а четвертый нормально разомкнутый контакт соединен с выходом блока

2. Устройство по и. 1, о т л и ч а ю щ 6 6с я тем, что блок адаптации содержит двух5 разрядный сдвиговый регистр, выходы которого соединены с входами двух схем совпадения И, выходы которых соединены с входами схемы ИЛИ, последовательно соединенной с корреляционным фильтром, 10 сумматором и амплитудно-импульсным модулятором, второй вход которого соединен с выходом преобразователя полярности, вход которого объединен с первым входом двухразрядного сдвигового регистра и. явля-

15 ется входом блока адаптации, управляемый вход .которого соединен с вторым входом двухразрядного сдвигового регистра, а выходом является выход амплитудно-импульсного модулятора.

1681288

0m тр задеря

19 а

2О о

21

29 о

29 о

2Б

Фиг. 3

Составитель Д.Заргарян

Редактор Л.Веселовская Техред М.Моргентал Корректор M. Шароши

Заказ 3311 Тираж 328 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101