Устройство для вычисления модуля разности двух чисел
Изобретение относится к вычислительной технике и может быть использовано при построении специализированных вычислительных систем для обработки информации в реальном масштабе времени. Цель изобретения - увеличение разрядности чисел, для которых возможно выполнение операции определения модуля разности. В состав устройства входят блоки 11 -15+1 памяти, объединенные в первую группу, и блоки 2.1 - 2s памяти, объединенные во вторую группу. 1 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (5!)5 G 06 F 7/50
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4602002/24 (22) 04.11.88 (46) 23.11.91. Бюл. М 43 (75) Ю.А, Ганушкин, К.И. Кучеренко и А.В.
Никити (53) 681.325 (088.8) (56) Авторское свидетельство СССР
М 1322263, кл. G 06 F 7/50, 1986.
Полупроводниковые БИС ";àïîìèíàþщих устройств./ Под ред. А.Ю, Гордонова и
Ю.Н. Дьякова. М.: Радио и связь, 1986, с, 259. Ы 1693602 А1 (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ MQДУЛЯ РАЗНОСТИ ДВУХ ЧИСЕЛ (57) Изобретение относится к вычислительной технике и может быть использовано при построении специализированных вычислительных систем для обработки информации в реальном масштабе времени, Цель изобретения — увеличение разрядности чисел, для которых возможно выполнение операции определения модуля разности. В состав устройства входят блоки 11- 1s+> памяти, объединенные в первую группу, и блоки 2> — 2з памяти., обьединенные во вторую группу. 1 ил.
g з
)1 (лзобретение Относ(:; г.;Я if . Вь!.(Исг(ительной технике и мОжет бьг! b 1спользовзно при пОстроении спе((излиз!";p! 33HHblx Вь(числительных систем Для Обрйбс)т <и ((нфо((маЦ((и
В реэльнОм мэсштаое Вре(:8((и, ! (епь изобретения — у((и(! !Чение р(3:-(РядНОСТИ ЧИСЕЛ.
На чертеже показана бло(<-с)<ема Г(ред.ЛзгземОГО устройства, Уст()Ойство для Вычисл8ния мОдуля Раз" ности двух чисел содержит первук) группу из (Я+1) блоков 11 — 18+1 памяти и втору(о
Группу иЗ Я блОкОВ 21 — 2Я пам Ят!1, Входы
31 — 33+(,, 41 — 43+1 Г(ВРВОГО ll(Второ! 0 чисел, вы"ОДы "(1 -. 5 РВЗУльт-- T(!. 2 И -1 J, . (! -1 (Я+1)=свах f à — — ------ Г-- — — 1
М --2 т) -- 1 где процедура (((3. < означает выбQp максимах(ьнОГО числа;
N — Разрядность чи ;ел, садержаших на ХОДЗХ ) И 4
М 4 — число вхо 1ов у ("3)(."qorQ 1= б!1--ков 1;
Р =: «: — ЧИСЛО В(:(ХОДОВ:<З)КДОГО ИЗ блоков 1.
Число ьходов ) кажйс(О иЗ блоков 2 pR вН0 7, (Д8 (с (ъ, ЧИ .ЛО В-.С<О,(ОВ У КЗЖДОГ
Шими ЗДОЕСНЬ!M! ВХОДЗМИ ПОСГ(6ДУК!(ДИХ блОкОВ !. Входь! 3i пеОВОГО -:((сл а и Входы -1(Вт()РОГО ч/!":(а (I == 1, 3 -1) "-18) н-i н((Зд (есными Входами блоков 1,,:!pNHÂM (а!<о"
31,(4, т-арши), t=,л(п(!.11у2(! гр ...рр
РЗВРЯДОВ (ЗРВОГО и 61 iPQ! о .(Исел СОВД" (н(" ны с адреснь!ми ВхОДВ)ми пер((ого блока . 1 памяти. Входи 3z и 4; следук)(цих F) -==ГП1пфМ - 2)/2), (Р -- 3)) разряд-., в первого и второго чи(6Л соедине((ы с адреснь ми,xQ-дами второго бло:<а )2, Б;:оды 33 и 4з ((oc:. ЬВду;-о(цих F3 =- (T(ir((I(M -! ;,1(/2J, p - 3)) разрядо".: перВОГО и BTQpQrQ чисал соединены с с!дреснь!Ии вхОдзми тоетьеГО олока 1-, )x
: разрядов rtepaoro и 8TQpofo чисел соед(;иены с адресными ВхоДами (Я + ".,I-ГО блока 1, Один выход каждого блока 2(, на . !.Зя с второго блока 27. и кончая 2$-М, соединен со старшим 3цp8cHb(M ВхОдОм поеды;"".шеГО блока 2. Один выход (Я + 1)-го бг(окз 13+, с08динен cQ cT3pUJNM адресным Входом олока 2S, F1 выходов первого блока 1 соединены с F1адресными входами блока 21, (F + 1)
Выходов блока 1z соединены с (Г. - . 1) адресными входами блока 2, ..., (. 8+!) Выходов
Я-(-О Олока 1 г c06äNH6(,ы c (Fg-t.1 Эдре! ными входами бло"<з 23 . Г Выходов блока 21, Fg выхОДОВ блока 2 i, „.. гз ВыхОДОВ блока 23, а также Ге+1 выхоДОВ блока (3+1 Являкп сЯ Выходами 5 уст!)О(!ства.
В качестве блокОВ пзмЯти "i,! — 2! можно использовать сериино Выпускаемы6 микро"
СХ6МЫ ПОСТОЯННbiX ЗЗПQM!iH3K)KNX gjCTРоцс i-3 t !13Y) напРи(16Р c<:!QNN 556 Для
T0rQ ч обы )(е ()I ДОПОЛНИТ8ЛЬНЫ6 РЕЗИСТО!)Ы, СЛВДУЕТ ИСпользовать (13) с тристзоильными выхОДзми JB случа использования ПЗУ с Выходами В ВиДс Отк(рытоГО коллектОРЭ требуется Вклк)чить допол нитель(!Ые резис . Оры). Устройство для Вычислени51 модуля р33ности p(!ух чис6!1 p3I)07387 следу(ошим обра3ОМ. Бло(< i Реализу8т операцик) Вычитания 1<) мода!!0 дг!я старших г-1 Разрядов чисел, l1GcT1)па!ощих на соо ° Ветству(ощие Входы 31 и 41, Резчльтат ог!ерз(,ии Вычитания с ВЫХОдов бл кз ",, постуг(ае(. Н3 3 -,есные Входы бло!< Р i Кг!оме того блок 1; Фог!"4(1оурт двух1-,азрядн(.:й код, идентиФи((иръу(0<(!Ий со-=.-i!Q!u: HJt xQ,(J3 бло:<а 11, r!QQTуг 3 l!3 <старшие 3 р6сные Входы блока 1;, Блб . 12 p63JIN378T ОПЕРс(ЦИ(О ВЫЧИТЗНИЯ Г!О МОДУЛ К) ДЛЯ СЛЕДУ;.о(.(),их Г2 (. .Зарядов "(с6л, поступа(ощих по B xQp8M 3 i 4. ри t4 Q(i p3оия Вычитания rio мг(д" лк) В олоке (2 Вы;1олняет я с "четом соотношения ме)кду сгзршими (! Р((зряда ми чисел,:одеожао(/хся на Входах 31 и 41. Г-.;!1и двух.1;(зря,.:Hb(tii! 1) определяет, что старшие F1 разРЯДы числз на 6 оii6 31 ф;ль!JJ6 -,-зоших Г1 разрядов HNcJ13 Н3 6, 6bч IT3Ht1e из разрядов числа на входе 3 :- < Разрядов числа на входе 42. Если старшие —; разрядов числа на входе 31 меньш8 стар(<(их F1 рс(зрядов .числа на Входе 4Т1 то В блоке 12 Выполняется Вычитание из F2 р33РЯДОВ числа Н3 ьходе 4g .2 разряДОВ числа ИЗ Входе 3 >. (=СЛ5! старшие F1 рззРЯДОВ числа! а входе 31 равны старшим F1 разрядам "-(Ncr 3 на входе 41, то В бл<) ке 1 выполняется 693602 вычитание по модулю между F2 разрядами чисел, содержащихся на входах 32 и 42. На выходах блока 12 формируется результат вычитания по модулю для F2 разрядов чисел, разряд заема вычитания в случае, если 5 выполняется вычитание из меньших по величине разрядов больших по величине разрядов. Результат вычитания по мод,л.:о и разряд заема с выходов блока 12 поступаю; на адресные входы блока 22, 10 Кроме того, в блоке 12 на основе двухразрядного кода, считываемого с выходов блока 11, F2 разрядов первого числа и F2 разрядов второго числа, содержащихся на входах 32 и 42 формируется двухразрядный 15 код, идентифицирующий соотношение (больше, меньше, равно) между старшими (F1+ F2) разрядами чисел, поступающих по входам 3 и 4. Сформированный двухразрядный код с выхода блока 12 поступает на 20 старшие адресные входы блока 1з, Подобным,образом работают и остальные блоки 1, в которых реализуются вычитание по модулю для соответствующих разрядов чисел, поступающих на входы 3i и 4ь С выходов 25 каждого из блоков 1i, начиная с третьего и кончая S-м, ребультат вычитания по модуг;ю и разряд заема поступают на адресные входы соответствующего блока 2, двухразрядный код.соотношения чисел поступает на 30 старшие адресные входы следующего блока 1н-1. В (3+1)-м блоке 1з+1 двухразрядный код соотношения чисел, содержащихся на входах Зз+1, 4s+>, не формируется. Результат вычитания по модулю для 35 младших Fs+1. разрядов чисел с выхода блока 1s+< считывается на соответствующие выходы 5. Разряд заема с выхода блока 1 +1 поступает на старший адресный вход блока 2s. В блоке 2j (j = 1 "S) выполняется коррек- 40 ция результата вычитания по модулю посредством учета содержимого разрядов заема. В блоке 2s из результата вычитания ilri модулю, считываемого с выходов блока 1з,.вычитается содержимое разряда заема, 45 считываемого с выхода блока 1s-.. Скорректированный результат вычитания по модулю с выходов QlloKB 2з считывается HB соответствующие выходы 5s, Кроме того, в блоке 2s на основании 50 разрядов заема, считываемых с выходов блоков 1s и 1s+i, а также результата вычитания по модулю, считываемого с выходов . блока 1s, формируется разряд заема, который считывается на старший адресный вход 55 блока 2s-р. Аналогично результат вычитания по модулю корректируется в блоках, начиная с 22 и кончая 2s-1, В блоке 21 из результата вычитания по модулю, считываемого с выходов блока 11, вычитается содержимое разряда заема, считываемого с выхода блока 2.:. Результат вычитания по модулю считывается на выходы 5 с выходов блоков 2! (j ==1 „S) и с выходов блока 1з+1. Формула изобретения устройство для вычисления модуля разности двух чисел, содержащее блок памяти, о т л и ч а ю щ е е с я тем, что, с целью увеличения разрядности чисел, в устройство введены 2$ блоков памяти, причем S+1 блоков памяти обьединены в первую группу, S блоков памяти объединены во вторую группу, где 3+1 определяется формулой где аах — выбор максимального числа; N — разрядность чисел: M > 4 — число входов блоков памяти первой группы; Р 4 — число выходов блоков памяти первой группы; а Т вЂ” число входов блоков памяти второй Гpуппы: >«K=-mlr ((j. " .j +2), (Р— 1 )); где mir — выбор минимального числа; 1 — округление к ближайшему общему целому, < 3 — округление к ближайшему меньшему целому, первый л второй выходы i-го блока памяти первой груг пы (где i = 1, 2, ... S) соединены с первым и вторым адресными входами (!+1, -"0 олока памяти 18рВ0А группы, входы F", старших разрядов(где Fq = гп)пЯМ/2J (р-2))) первого и второго числа соединены с адресными входами первого блока памяти первой I руппы, входы следующих FJ+$ разрядов(где 1+1 =- п п(((Л-2)/2, (р-3)}), (j = 2, 3, ", S) первого и второго чисел соединены с адресными входами )-го блока памяти первой группы, входы Fs+> младших разрядов (где 3+1 N Р1 F2 " FS) пЕрвОгО и втОрогО осел соединены с адресными входами (5+1)-гo блока памяти первой группы, первый выход (3+1)-го блока памяти первой группы соединен с адресным входом S-го блока памяти второй группы, Ft выходов первого блока памяти первой группы соединены с F< входами первого блока памяти второй группы, (Fj+1) выходов j-го блока йа- . мяти первой группы (где j = 2, 3, ..., S) соединены с (Fj+1) адресными входами j-го блока: памяти второй группы, выход j-ro блока па1693602 Составитель Н, Маркелова Редактор А. Козориз Техред M.Ìîðãåíòàë Корректор С, Шевкун Заказ 4078 Тираж Подписное ВНИИХИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 мяти второй группы соединен со старшим адресным входом (j-1)-го блока памяти вто, рой группы, F; выходов -го блока памяти второй группы и Ез+1 выходов ($+1)-го блока памяти первой группы соединена с выходами устройства.
