Устройство для контроля вычислительной машины
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (!9) (! !) (s!)s G 06 F 11/28
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
t„ и (21) 4612743/24 (22) 01.12.88 (46) 23.11.91, Бюл. № 43 (71) Ленинградский электротехнический институт им. В.И,Ульянова (Ленина) (72) А,А.Валов, И.В.Герасимов, В,Л.Савченко, Е.В. Филип пов и Л.А.Чугунов (53) 681.3 (088.8) (56) Авторское свидетельство СССР
¹ 1300479, кл, G 06 F 11/28, 1985.
Авторское свидетельство СССР
¹ 1159024, кл. G 06 F 11/30, 1983. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ (57) Изобретение относится к цифровой вычислительной технике и может быть использовано для оперативного контроля процесса выполнения программ в микропроцессорных системах и исключения несанкционированных действий объектов управления. Целью изобретения является расширение функциональных возможностей за счет контроля достоверности адреса программы, Устройство содержит блок 1 преобразования адреса, блок 2 формирования длины команды, первую 3 и вторую 4 группы элементов ИЛИ, регистры 5 — 7, блоки 8 и 9 сравнения, триггер 10, блок 11 обработки запросов прерывания, блок 12 формирования адреса, блок 13 памяти, элементы ИЛИ
14 — 16, элементы 17 — 20 задержки. Принцип работы устройства основан на проверке достоверности текущего адреса программы.
Нарушение достоверности адреса программы вызывает выработку устройством сигнала ошибки, свидетельствующего о нарушении работоспособности вычислительной системы в целом. 4 ил. I693608
10 с 0 с} 5
,< i дп 30
Изо5ретение относится к цифрово(й вычисл<лтельной Taxнике и мо;кеT быть Mспользовано для зпера)ивно-;и контроля процесса выполнения П,30I"ðaIM:.I B микроП РОЦ6СС}3РН ЫХ СИСТ8мах !<:. M C i
Цель изобретения за ширение функци()нальных B03MI3>I На фиг. представлена <)унк,-,иональная СХЕМВ с><СтрОMCTBa, На ф 1Г,",? — (I> КОМаНДЫ, > cTpoMcTBo солер>кь-.т блок 11 преобразования адреса, Gflok 2 фс:тлирое!ан<ия длины команды, первую 2 M вторую 4 группы злементов VËÈ, г}ервый 5 второй 6 и третий 7 регистры, первый 8 и В 133ой 9 блоки сравнения, триггер 10, блок l1 обрабстки запр.1соB пPBРываний, Олоl< I 2 ф<з )< 15 и TpBT<>IM 16 злеменгы ИЛИ, -ервый 1 <, второ <л 1 8, т(>ет ИЙ 1 3 и ч6< } е!8р ГьlЙ 20 злеlM61-ты задержки. Устоойство им(ет lв<сд сброса групг}у aPIP3cHblx е<><ОЕOB РУпГ <<< ITI син 130ВхоРОВ прерывания, В):,Од синхрс<низации запр()сс 3 и ре ры Ва ни(л. Входы Стро 3 яд(зег а, (..> 3ра щение K (;T61<}>< и 8апь)с:: Блок i1 обработки запросoa прерывания содержит узел " 1 пр 1оритетных прерыBaH ÉÉ, деш Аф paT(
Блок 12 формирован(!я адр<-са содержит группу триггеров 25,1„...!?5}.}(, счетчи1: 26. Блок 2 формированля дл УcTpoNc. I Bo раб3тает ЕГ18,»,}с>с щим обовзом. с.} И С >(ОД Н О 6 С О С То Я 1-.< и Е /(. 1. P 0 ВОдится сиГналом, )Ос1уп B>cьциlл по Вход>< сброса, При этом т3иггзр 1<< 0LL iáêè устанавг}ивается в состояние " ", соответствук)щее ОтсутстВию OUJI iáêM I >(Оде Вь:полне<-lия программь1. Кроме BTЗГС<. сигна.-: :сбрс}са, ПРОЙДЯ На ВЬ1ХОД К;>КДОГО ИЭ ГГ< if!6(v}6HTOB ИЛИ первой группь 3, устанав(}ивает в нуЛев()8 СОСТОЯНИ8 BCE РЯЗI3. i <}Û ПЕГ)ВОГО 136ГИстра 5, предназначен нс Г13 Для приема СИГНаЛОВ-ЗаПРОСОВ -(а Г)РЕОЫВан1»Е. ПОСТУпа)ощих по синхровхода : г рерывания группы, и содержащег3 п1 (p pàaäåëьными устанОвочнь ми, синхронизирующими и информационными входами. Также в нулевое состояние устанавливаютгя второй 6 и третий . и-разрядные регистP hi, Принцип работы устройства, а именно 1<онтроля правильности выполнения программ управляк>щей< ЗБМ, основан на сравнении велич,IIII адреса текущей команды с допустимы " адресом. Однозначно определяемым по значению адреса предыдущей команды. Огределение допустимости осуществляется на основании информации о физических адресах памяти, отведенной для загрузкл контролируемых программ. При определении допустимости адресов ПРОГРВМ(И (}«3ГУТ ВОЗНИ::<НУТЬ Т(ЗИ СИТУВЦИИ, 1. Если (81< !щая команда является командой перехода. то д;1я адреса следующей команды допустимы две величины, одна из которых в предла.аемом устройстве формируется с помощью блокa 1 преобразования адреса, второго регистра 6 и второй группы 5 элементов ИЛИ, а другая — с помощью гретьего регистра 7 и блока 2 формирования длины команды, Первая величина равна адресу перехсда, задаваемому в текущей команде, а вторая — сумме начального адреса текущей команды и .длины. выраженной в байтах, Сформированные таким образом величины будут использованы для сравнения с адресом следрогцей (за текушей) команды, который поступи- на блок 12 формирования адреса. При зтом для сравнения сформированнь<х величин с адресом следующей коi<>IaIIt1LI требуIOTcl." ДВа блока Я M 9 сравнения, Если на ОДнОм из них Вырабатывается сиГнал равенства допустимой и вновь постуг}иBLB8é величины, то ошибки в ходе выполнения контролируемой программы ;:ет, и триггер 10 с3храняет свое состояние, соответствую1дее отсуTcTBMI0 Ошибки, в противном случае на выходе элемента ИЛИ l 6 будет уро )(-;нь п oгическor о "0", и с прихо} »0}1.} cMI.HB!)a "Сгр(36 aqp< 3caa" триг(ер 10 устаHaBt)MBa8TcB в состояние "0", T.G. устpoMcTBo выдает на выходную шину сигнал, свидегельствующий о сбое в ходе выполнения программы, Блок 1 преобразования адреса целесообразно выполни.",ь На основе программируемой логической ма<рицы (ПЛЩ 27 и постоянногс запомина:ощего устройства (ПЗУ1 28 (фиг 3 !, исходя из следующих сооб(3 3 Ж 8 Н И Й . Поскольку, как правило, B контролируемых программах количество команд ветвления (перехода) и команд РОР (выдачи данных из стека) значительно меньше числа 1693608 2", где и — разрядность адресных шин МП, то адреса перехода, заданные в командах ветвления (перехода), следует хранить в ячейках ПЗУ, I-разрядный адрес каждой из которых однозначно формируется с помощью ПЛ М по известному адресу команды ветвления (перехода), При этом в нулевой ячейке ПЗУ будут нули, и к этой ячейке будет осуществляться обращение, когда и-разрядный адрес, приходящий на ПЛМ, не относится к адресам, задающим команды ветвления (перехода) и команды РОР, Таким образом, каждому адресу, определяющему команду POP или ветвления (перехода), сопоставлен I-разрядный адрес ПЗУ, причем число I существенно меньше числа и, Для примера реализации предлагаемого устройства для контроля функционирования микропроцессорной системы (МПС), построенной на основе МП серии К580, получают о=16 и l=5. Необходимость рассмотрения команд типа POP как команд перехода обусловлена тем, что стек в контролируемой ЭВМ используется не только для хранения адреса возврата в прерванную программу, но также и для сохранения содержимого регистров общего назначения и слова состояния процессора. Для этих целей используются команды PUSH (запись данных в стек) и POP (выдача данных из стека), В качестве стека устройства для контроля используется блок 13 памяти, представляющий собой оперативное запоминающее устройство. При выполнении команды типа PUSH, что сопровождается выдачей МП сигналов Запись" и "Обращение к стеку" (в качестве последнего для МП серии 588 может быть использован разряд 02 слова состояния МП, указывающий на работу со стеком), содержимое третьего регистра 7 сохраняется, а при выполнении команды типа POP (при появлении на внешней шине устройства сигнала "Чтение" ) это же значение вновь переписывается в третий регистр 7, т.е. на третьем регистре 7 формируется неверная величина адреса следующей команды вместо величины, равной сумме значения адреса, по которому хранится команда РОР и значения этой команды в байтах. Для того, чтобы сформировать допустимую величину для адреса команды, следующей после команды типа РОР, рассматривают любую команду POP как команду перехода, а следовательно, допустимую величину адреса следующей команды формируют на втором регистре 6 с помощью блока 1 преобразования адреса. 2. Если текущая команда не является командой перехода, т,е. выполняется линейный участок программы, подлежащей 50 контролю, то для адреса следующей команды допустима единственная величина, которая формируется с помощью третьего регистра 7 и блока 2 формирования длины команды и запоминается на третьем регистре 7. Когда адрес следующей команды поступает с адресных шин в блок 12 формирования адреса и запоминается в счетчике 26 и триггерах 25.1 — 25.4, его можно сравнивать с допустимой величиной, хранящейся в третьем регистре 7, с помощью второго блока 9 сравнения. После сравнения на регистре 7 формируется новая величина адреса следующей команды как сумма величины, хранящейся в регистре 7, и величины, соответствующей длине текущей команды, выраженной в байтах. Если рассматривать в качестве управляющей ЭВМ микроЭВМ, построенную на базе микропроцессора (МП) К580ИК80, то длина любой команды не может превышать трех байт. Следовательно, величина адреса текущей команды может отличаться от величины адреса следующей команды значениями двух младших разрядов, и, кроме того, возможна разница между остальными старшими разрядами, равная единице. Поэтому блок 2 формирования длины команды будет формировать значения двух младших двоичных разрядов адреса следующей команды, которые запишутся в триггеры 25,1 и 25.2 блока 12 формирования адреса (для рассматриваемого примера К=2) после анализа адреса текущей команды на допустимость. Для формирования величины, соответствующей старшим разрядам следующего ожидаемого адреса, используется одноразрядный выход ПЛМ используемой в блоке 2 формирования длины команды, двоичный сигнал с которого с соответствующей задержкой поступает на счетный вход счетчика 26. С выхода блока 12 формирования адреса, т.е. с выходов триггеров 25,1 и 25,2 и счетчика 26 сформированный описанным образом адрес через соответствующее время задержки г переписывается в третий регистр 7 и процесс контроля на допустимость адресов команды повторяется. 3, Если обрабатывается запрос прерывания, то процесс контроля осуществляется аналогично рассмотренным случаям, Адрес перехода формируется в блоке 11 обработки запросов прерывания. С выхода узла 21 приоритетных прерываний (БПП) (может быть использован типовой БПП К589ИК14) по сигналу на входе синхронизации запросов прерывания информация поступает на дешифратор 22, на одной из m выходных 1693608 А Вк due,k Составитель Н.Постовой Техред М.Моргентал Корректор Э.Лончакова Редактор А.Козориз Заказ 4079 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва. Ж-35, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101 пой входов синхронизации блока формирования адреса. выходы первого и второго блоков сравнения соединены соответственно с первым и вторым входами третьего элемента ИЛИ, выход которого соединен с 5 входом установки в "1" триггера, синхровход которого и вход разрешения блока формирования длины команды соединены с выходом четвертого элемента задержки, вход которого, вход второго элемента за- 10 держки, вход разрешения блока преобразования адреса подключены к входу "Строб адреса" устройства для подключения к линии "Строб адреса" контролируемой вычис15 лительной машины, инверсный вход разрешения блока формирования адреса и вход разрешения блока памяти подключены к входу "Обращение к стеку" устройства для подключения к линии "Обращение к стеку" контролируемой вычислительной машины, вход записи блока памяти является входом "Запись устройства для подключения к линии "Запись" контролируемой вычислительной машины, вход чтения блока памяти и вход третьего элемента задержки соединены с входом "Чтение" устройства для подключения к линии "Чтение" контролируемой вычислительной машины, 
