Анализатор спектра сигналов
1. Анализатор спектра сигналов, содержащий преобразователь аналог-код, вход которого является информационным входом устройства, а выход подключен к информационному входу первого регистра сдвига и первому входу первого сумматора, второй вход которого подключен к выходу первого регистра сдвига, блок постоянной памяти, выход которого соединен с управляющим входом коммутатора, выходы которого подключены к первым входам второго и третьего сумматоров, вторые входы которых соединены с выходами второго и третьего регистров сдвига соответственно, отличающийся тем, что, с целью повышения быстродействия анализатора, в него введены блок умножения, первый и второй квадраторы, четвертый сумматор и блок вычисления квадратного корня, выход которого является информационным выходом анализатора, вход блока умножения подключен к выходу первого сумматора, выходы группы являются информационными входами группы устройства, выходы блока умножения соединены с информационными входами коммутатора, входы первого и второго квадраторов подключены к информационным входам третьего и четвертого регистров сдвига и выходам второго и третьего сумматоров соответственно, выходы первого и второго квадраторов соединены со входами четвертого сумматора, выход которого подключен ко входу блока вычисления квадратного корня.
2. Анализатор по п.1, отличающийся тем, что квадратор содержит последовательно соединенные счетчик и первый узел сравнения, первый регистр, первый информационный вход которого является входом квадратора, вход начальной установки подключен к выходу формирователя сигналов, а второй информационный вход - к выходу сумматора-вычитателя, первый вход которого подключен ко входу второго узла сравнения и выходу первого регистра, входы формирователя сигналов соединены с выходами первого и второго узлов сравнения, а выходы - со входами начальной установки второго, третьего и четвертого регистров, первого и второго регистров сдвига, выход второго регистра подключен к информационному входу четвертого регистра и первому входу второго сумматора, второй вход которого соединен с первым входом четвертого сумматора, а выход - с информационным входом второго регистра, выход четвертого сумматора подключен к информационному входу третьего регистра, а второй вход - к выходу коммутатора, информационные входы которого соединены с выходами первого регистра сдвига и третьего сумматора, а управляющий вход - с выходом формирователя сигналов, входы третьего сумматора подключены к выходам первого и второго регистров сдвига, выход четвертого регистра является выходом квадратора.
3. Анализатор по п.1, отличающийся тем, что блок вычисления квадратного корня содержит последовательно соединенные счетчик и первый узел сравнения, первый регистр, первый информационный вход которого является информационным входом блока, а второй информационный вход подключен к выходу первого сумматора, выход первого регистра соединен с первыми входами первого сумматора и второго узла сравнения, выход второго регистра подключен ко вторым входам первого сумматора и второго узла сравнения, выходы первого и второго узлов сравнения подключены ко входам формирователя сигналов, выходы которого соединены с управляющими входами счетчика и регистров с первого по пятый, информационные входы коммутатора подключены к выходам третьего и четвертого регистров, управляющий вход - к выходу формирователя сигналов, а выход - к первому входу второго сумматора, второй вход которого соединен с выходом второго регистра, информационный вход которого подключен к выходу второго сумматора.
