Формирователь линейно-частотно-модулированных сигналов

 

Изобретение относится к радиотехнике и может использоваться в радиолокации. Целью изобретения является повышение точности установки величины девиации частоты и обеспечение ее регулирования независимо от других параметров линейно-частотно-модулированных (ЛЧМ) сигналов, повышение точности установки средней частоты и обеспечение ее регулировки независимо от других параметров выходных сигналов , а также расширение диапазона регупирования периода ЛЧМ-сигналов. Формирователь ЛЧМ содержит распределитель импульсных последовательностей (РИП) 1, первый - пятый двоичные умножители 2-6, счетчик 7, переключатель 8, преобразователь 9 кодов, суммирующий логический элемент 10, делитель 11 частоты. Все двоичные умножители упрэвпяются кодовыми сигналами от преобразователя 9 кодов и формируют ЛЧМ-сигналы с заданными параметрами. На выходе РИП формируются импульсные последовательности , поступающие на соответствующие двоичные умножители. Все двоичные умножители управляются кодовыми сигналами от преобразователя 9 и каждый из них обеспечивает установку и регулировку одного из параметров ЛЧМ-сигналов независимо от другого параметра. 2 з.п.ф-лы, 4 ил. 00 t VJ О О о о 4

со оз советскИх социАлистических

РЕСПУЬЛИК

1706004 А1 (;in Н 03 С 3/08

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4666592/09 (22) 24.03.89 (46) 15.01.92. Бюл. М 2 (71) Институт радиотехники и электроники

АН СССР (72) А.Л. Зайцев, В.Е. Зимов и Г.M. Петров (53) 621.376.3(088.8) (56) Авторское свидетельство СССР

М 599328, кл. Н 03 В 21/02, 25.03.78, (54) ФОРМИРОВАТЕЛЬ ЛИНЕЙНО-ЧАСТОТНО-МОДУЛИРОВАННЫХ СИГНАЛОВ (57) Изобретение относится к радиотехнике и может использоваться в радиолокации. Целью изобретения является повышение точности установки величины девиации частоты и обеспечение ее регулирования независимоот других параметров линейно-частотно-модулированных (ЛЧМ) сигналов, повышение точности установки средней частоты и обеспечение ее регулировки независимо от других параметров выходных сигналов, а также расширение диапазона регулирования периода ЛЧМ-сигналов.

Формирователь ЛЧМ содержит распределитель импульсных последовател .ностей (РИП) 1, первый — пятый двоичные умножители 2 — 6, счетчик 7, переклю атель ", преобразователь 9 кодов, суммирующий логический элемент 10, делитель 11 частоты, Все двоичные умножители управляются кодовыми сигналами от преобразователя 9 кодов и формируют ЛЧМ-сигналы с заданными параметрами. На выходе РИП формируются импульсные последовательности, поступающие на соответствующие двоичные умножители. Все двоичные умножители управляются кодовыми сигналами от преобразователя 9 и каждый из них обеспечивает установку и регулировку одного из параметров ЛЧМ-сигналов независимо от другого параметра. 2 з.п.ф-лы, 4 ил.

1105004

Изобретение относи1ся к радиотехнике и может использоваться в радиолокации.

Цепью изобретения является повышение точности установки величины девиации частпты L1 с2беспе1ание ее регулирования 5 независи ла ат других параметров линейночастотна-модулированных {ЛЧМ) сигналов, павы ц1еение тОчнОсти установки среднеЙ ча" стоты и обеспечение ее регулировки независимо от других параметров выходных 10 сигналов, а -àêæ,å расширение диапазона регулира:2ания периода ЛЧМ-сиг12плав

На фиг.1 приведена структурная электрическая схема формирователя лин.=йна-частотна-модулированных сигналов; на фиг.2 15 — распределитель импульсн,lx последовательностей; на фиг,3 — счетчик; на фиг.4— диаграммы рабаты распределителя импульсных последовательностей, Формирователь ЛЧМ-сигналов (фиг.1) 20 содержит распределитель 1 импульс 1ых последовательностей (РИП), первый — пятый двоичные умнажители 2 — 6, счетчик 7, переключатель 8, преобразователь 9 кодов, суммирую ций логический элемент 10. делитель 25

11 Григгерь 21-26, инвертары 27 -34

ФОО1лlра12 1ель ЛЧМ-сигналов рабата- 30 ет следуюгци "1 oC;>азам.

Перед .1ачалам работы все тригГеры, входящие в сасгав всех двоичных умножителей 2 — 6 (фиг.1), счетчика 7 и делителя 11 сбрасыва1отся в начальное состояние, Пере- 35 хлючатель 8 находится в положении А. На управляющий вход первого двоичного умножителя 2 подается логический сигнал "1 или 0 соответственна для расту, цеlо или падающего загона ЧМ. На управляющий 40 вход второго двоичного ум1,ажите2 я 3 падается "1", а на управляo!11,1é вход третьего двоичного умнаж.1теля 4 - "0", На первый вход преобразователя 9 кодов поступает кад, задающий девиацию ч=статы Л Г. 11а 45 вход РИП 1 поступают колебания пря лаугольной формы с тактовой частотой (фиг.4а). На фиг.4б,в и г показаны сигналы на выходах Q1,02Яз соответственно триггеров 12,13,14, входящих в состав РИП 1. В 50 результате логических операций, выполняемых логическими элементами, входящими в состав РИП 1, «а его выходах образук1тся три импульсных паследopàòåë!,2>асти, полохсительные импульсы которых не перекры- 55 вдаются во времени. Р> астнасти, нл первом выходе РИП 1 образуется импульсная паследавательГ ость с частотой f1 =- fT/2 =- f,/4 (фиг.Лд), на втором Bbliа ГЕл ьнас ГЬ С ЧдСтатаи f2

= fT/22 =- f

Сигнал г ;.oòoòoé f1 с первого выхода РИП паступас на аналоговый вход первого двоичного умнажителя 2 емкостью М1 двоичных разря..",Ов. С выхода переноса первого двоично1О множитег 2 сигнал с частотой

Fl2 = =11/ .-" поступает на вход счетчика 7 емкостью М2 двоичных разрядов, при этом

М2 = М1 или Мг = М1-1. Счетчик 7 формирует код К1, линейно изменяющийся от 0 до 2

1, Код К1 поступает на ци4>ровай вход первого двоичного умнажителя 2, При формировании сигнала с линейно растущей частотой на управляюгций вход первого двоичного умнажителя 2 подана напряжение

"!" и на ега выходе образуется сигнал с частотой F1=- =- К1 f1/2, ли Гейно увеличимг вающийся ат 0 до fl-f1/2 . Г1ри формировамг нии сигнала с линейно падающей частотой на управля1ащий вход первого двоичного умнажителя 2 подается напряжение "0" и на его выходе образуется сигнал с частотой F1

= f1-К1х х11/2, линейно уменьшающейся

12 от fl да f1/2, Средняя частота формируемг

Глага сигнала равна Р1,-,12 = Г1(1-1/2м )/2.

С выхода первого двоичнага умнажителя 2 сигнал поступает на аналоговый вход второго двоичного умнажителя 3 емкасть1о

М3 двоичных разрядов, Одновременно на его цифровой вход с первого выхода прео5разавателя кодов 8 поступает код

К2 = 0,1,2...2, определяющий девиацию частоты Л F. В результате на выходе второго двоичного умножителя 3 образуется сигнал с частотой F2 =- K2 (1/а, Девиация чэстаты

„мз этого сигнала равна Л Г: — Кг. fl(1-1/2 )/2 а средняя частота, мз+; K2

F2>rp = К2 . Г 1.> 2

М3+1 Мг

Ф

ИзГленяя величину кода Кг, t,o;ê, lo регулировать девиацию частоты, од!!a! î при агом изменяэгся средняя частота Рг,р., что нежелательно. Для компенсации изменения

СРЕДНЕЙ ЧаСтитЫ Рг р ИМПУЛЬСНаЯ ПОСЛЕДОвательность с частотой f2 = 11/2 с второго выхода РИП 1 подается на аналоговый вход третьего двоичного умнажителя 4 емкостью

М3 двоичных разрядов, на цифровой вход которого поступает код Кг, Определяющий девиацию частоты, а на управля1ащий вход подан сигнал "0". При этом на выхадетретьего двоичнага умножителя 4 Образуется сигнзл с частотой

Г1 К2

F3 =-,-(1 — 2

2МЗ

Сигналы с выходов второго и третьего двои1ных умнажигелей 3,4 паступлю1 саатвет1706004 ственно на первый и втОООй входы суммирующего логического элемента 10. На его выходе образуется сигнал со следующей частотой 4ср = F2cp + Езср = — «р — (1 — — ) +

К2 11 1

2мз «01 2м2 5

11 К2 fl К2 °

+>(1 МЗ) Х(. М2-+ — )

Поскольку 2 значительно больше 1, М2+МЗ средняя частота практически постоянна и равна Р4ср - f1/2.

Сигнал с выхода суммирующего логического элемента 10 поступает на вход делителя 11 с коэффициентом деления N, сглаживающего неравномерность полученной импульсной последовательности. На выходе делителя 11 образуется ЛЧ М-сигнал прямоугольной формы с частотой

F f1/2 N+ hF/2 и девиацией частоты 20

Средняя частота этого сигнала практически постоянна и равна Fcp - f1/2 N. а период

2М1 + М2

25 равен Т =

f1

Для регулирования средней частоты

ЛЧМ-сигнала на второй вход преобразователя 9 кодов От какого-либо устоойства или лесеключателя подается код средней частоты, который ОбОазуется в соо, ветствующий код Кз. Этот код поступает на цифровой вход четвертого двсvчногО умножителя 5 емкостью М4 двоичных разрядов, на управляющий вход которого подан сигнал "1", На аналоговый вход четвертого ДВОичного умножителя 5 с третьего выхода РИП 1 поступает импульсная последовательность с частотой fz. Частота сигнала на выходе четвертого двоичного умножителя 5 оавна F5-14 fg/2, где Кз - 0,1,2,...2 -1. Этот сигнал поступает на третий вход суммирующего логического элемента 10, где он складывается с сигналами, поступающими с 45 выходов второго и третьего двоичных умножителей 3,4. Полученный сигнал пОступает на делитель 11, на выходе которого (фиг.4ж) образуется ЛЧМ-сигнал со средней частотой

F6 p = f1 2 N + K3 М4

1з

2 N

Для регулирования периода формируемого ЛЧМ-сигнала на третий вход преобразователя 9 кодов подается код Ть состоящий из P двоичных разрядов задающих грубое изменение периода, и 2 разрядов. задающих плавное изменение периода. Код Ti преобразуется в код К4 грубой регулировки периода и код К5 плавной регулировки периода. Код К4 поступает íà m последних установочных входов первого двоичного умножитвля 2 и на и первых установочных входов счетчика 7. С помощью этого кода регулируется емкость первого двоичного умножителя 2 путем последовательного отключения его триггеров, начиная со старшего разряда, и емкость счетчика 7 путем последовательного отключения его триггеров, начиная с младшего разряда. При этом должно соблюдаться условие (M 1-mI) - (М2-nI) - 0 либо (М1-mI) - (M2-ni) - 1, где гп1 - 0,1,2,..., m — число отключенных триггеров первого двоичного умножителя 2;

ni - 0,1,2„... и — число отключенных триггеров счетчика 7. Значение периода формируемого ЛЧМ-сигнала равно

2М1 — ml M2 — Ы

Т—

Таким образом, изменяя разрядность

М1 первого двоичного умножителя 2 и М2 счетчика 7, грубо (с шагом, равным степени двойки) регулируют период формируемого

ЛЧМ-сигнала. При формировании Л "IM-сигнала происходит ступенчатое увеличение частоты, величина ступеньки hf равнаЛ1 —, щ, а период ступеньки 1

2м2 и!

ЛТ—

f1

Произведение

A f A T = Л 8 характеризует качество формирования ЛЧМ-сигнала и называется базой скачка. Оно равно 1 либо 2 при любых значениях М1 М2 и гпь пь т. е. при регулировке периода качество формирования

ЛЧМ-сигнала не ухудшается. Код К4, определяющий значение периода, содержит m+n двоичных разрядов. Количество периодов разно в+и. СООтветствующий код Tl сОдержит P = ent(IO92(m+Op+1 двоичных разрядов. где ent()- операция выделения целой части.

Для плавной регулировки периода переключатель 8 устанавливают в положение В. Одновременно с кодом. К4, подаваемым на установочные входы перВОГО двоичного умножителя 2 и счетчика 7, с четвертОГО выхода преобразователя 9 кодов поступает код

К5 нд цифровой ВХОД пятОГО ДВОичного уMHQжителя 6 емкостью 2 двоичных разрядов, на аналоговый вход которого поступает сигнал с Выхода переноса первого двоичного умножителя 2, На управляющий вход пятого двоичного умножителя 6 поступает "0". При этом на его выходе образуется сигнал, частота которого равна

1706004

Р 7 К 0

M1 — ml m1 — m М1 — ml

2 2 2

1 — Кв

2М1 — в1 2М1 — mi

Период ЛЧ М-сигнала на выходе формирователя равен

М<-, м2 и, 11 „„, 2 2

Т=

K м -й3 К

5 где Ks 0,1,2,...2 -1, Для фиксированных в1 и п1, задавая значение К5, можно плавно регулировать период Т, Если значение кода Кв - 2M1-m"1,,то следует увеличить гп1+п1 на 1.

Таким образом, предлагаемое устройство позволяет формировать l. периодические ЛЧМ-сйгналы с! независимо регулируемыми девиацией, средней частотой и периодом в широких пределах без ухудшения качества формирования. При этом повышается точность установки величины девиации и средней частоты ЛЧМ-сигнала.

Формула изобретения .

1.Формирователь линейно-частотномодулированных сигналов, содержащий первый двоичный умножитель, счетчик и делитель частоты, при этом вход счетчика подключен к выходу сигнала переноса первого двоичного умножителя, цифровой вход которого подключен к выходу счетчика, о т л ич а ю шийся тем, что, с целью повышения точности установки величины девиации частоты и обеспечения ее регулирования независимо от других параметров линейно-частотно-модулированных сигналов, введен распределитель импульсных последовательностей, второй и третий двоичные умножители, преобразователь кодов и суммирующий логический элемент, при этом аналоговые входы первого и второго двоичных умножителей подключены соответственно к первому и второму выходам раСпределителя импульсных последовательностей, выход первого двоичного умножителя соединен с аналоговым входом второго умножителя, выход которого подсоединен к одному из входов суммирующего логического элемента, другой выход которо5

50 го подключен к выходу третьего двоичного умножителя, выход суммирующего логического элемента соединен с входом делителя частоты, кодовые управляющие входы второго и третьего двоичных умножителей подключены к выходу кодового сигнала установки девиации частоты преобразователя кодов, кодовые входы которого являются управляющими кодовыми входами формирователя линейно-частотно-модулированных сигналов, а вход распределителя импульсных последовательностей и выход делителя частоты являются соответственно входом и выходом формирователя линейночастотно-модулированных сигналов.

2.Формирователь по п.1, отличающийся тем, что, с целью повышения точности установки средней частоты и обеспечения ее регулирования независимо от других параметров выходных сигналов, введен четвертый двоичный умножитель, выход которого подключен к одному иэ входов суммирующего логического элемента, при этом третий выход распределителя импульсных последовательностей соединен с аналоговым входом четвертого двоичного умножителя, цифровой кодовый вход которого подключен к выходу кодового сигнала установки средней частоты выходных сигналов.

З,Формирователь по пп.1 и 2, о т л и ч аю шийся тем, что, с целью расширения диапазона регулирования периода линейно-частотно-модулированных сигналов, введен пятый двоичный умножитель, а выход сигнала переноса первого двоичного умножителя соединен с входом счетчика через введенный переключатель, при этом аналоговый вход пятого двоичного умножителя подключен к выходу сигнала переноса первого двоичного умножителя, выход пятого двоичного умножителя подсоединен к другому входу переключателя, установочные кодовые входы первого двоичного умножителя и счетчика подключены к кодовому выходу сигнала грубой установки периода преобразователя кодов, кодовый выход сигнала плавного регулирования периода выходных сигналов подсоединен к цифровому кодовому входу пятого двоичного умножителя.

1706004 стано1очныг ЬоЬг

It

Cdpau.

1706004

Составитель Н.Чеканова

Техред M.Ìoðlåíòàë Корректор А.Осауленко

Редактор М.Циткина

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 203 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5